T1 INF01185 - CCI - Concepção de Circuitos Integrados I

Prévia do material em texto

Implementação de um Inversor 
Usando a Tecnologia AMS 350 nm 
Rodrigo Nogueira Wuerdig 
Universidade Federal do Rio Grande do Sul 
Porto Alegre - Brasil 
rodrigo.wuerdig@inf.ufrgs.br 
 
 
 
Abstract​— This document describes the development workflow of 
a CMOS inverter cell using the austriamicrosystems (AMS) 0.35 
µm technology. Is described the possible techniques of circuit 
design, as full-custom and semi-custom (or also called cell-based), 
the steps taken to develop since from the schematic to the 
finished cell so as the electrical simulations to validate the 
inverter are also described. 
 
Keywords​— ​Inverter, Full-custom, Microelectronics, SNM. 
 
 
I. INTRODUÇÃO 
O uso de soluções em micro e nanoeletrônica já é tendência 
há alguns anos [1]. Dada a importância desta área no cenário 
atual, saber as etapas necessárias para o desenvolvimento de 
soluções em microeletrônica é de grande valia. Este 
documento aborda o desenvolvimento de uma célula 
inversora, a qual é uma das mais utilizadas na 
microeletrônica, desde o desenvolvimento do esquemático até 
a caracterização elétrica. O desenvolvimento da célula é feito 
sobre a tecnologia de 350nm da austriamicrosystems (AMS) e 
é desenvolvida utilizando as ferramentas da empresa Cadence, 
como o software Virtuoso. 
O ambiente foi configurado em um servidor remoto e o 
acesso, via SSH, possibilita o uso das ferramentas da Cadence 
presentes na universidade. O desenvolvimento do inversor foi 
feito durante as aulas práticas da disciplina de Concepção de 
Circuitos Integrados da Universidade Federal do Rio Grande 
do Sul, com o auxílio dos professores presentes. 
As técnicas de projeto podem ser ​full-custom e ​semi-custom​, 
também conhecido como ​cell-based​. Aqui, vamos abordar a 
técnica full-custom ou “totalmente customizado”, onde todas 
as camadas de abstração foram projetadas individualmente, 
com um intuito específico, desde o esquemático até o leiaute. 
Os projetos que utilizam a técnica ​semi-custom dependem de 
uma biblioteca de células já pronta para desenvolver um 
circuito, haja visto que a técnica usa células “genéricas”, que 
podem ser utilizadas em diversos circuitos diferentes. 
 
 
II. ESQUEMÁTICO ELÉTRICO 
Para o desenvolvimento do esquemático elétrico da célula 
inversora, foi utilizado os transistores “pmos4” e “nmos4”, 
PMOS e NMOS respectivamente, da biblioteca analógica 
disponibilizada. Haja visto que os transistores do tipo P têm 
uma menor mobilidade de elétrons do que os transistores do 
tipo N [2], é recomendável um diferente dimensionamento 
entre os transistores do tipo P e do tipo N, assim compensando 
o tempo de transição com a diminuição da resistência 
proporcionada pelo maior dimensionamento do transistor P. 
 
 
Fig. 1 Comparação entre difusões do tipo P e N, mostrando que há um 
“buraco”, causado pela ausência de um elétron no tipo P e um elétron livre no 
tipo N. 
 
 
Haja visto tais diferenças de mobilidade de elétrons, entre 
materiais com elétrons livres e os chamados “buracos”, foi 
adotado ao nosso esquemático uma relação de 1.5x do 
transistor PMOS em relação ao transistor NMOS (observar o 
parâmetro “wtot”). 
 
 
Fig. 2 Esquemático Elétrico. Captura de tela feita sobre software Virtuoso e 
vetorizada utilizando o software Inkscape. 
 
 
Vale ressaltar que usualmente a relação entre o tamanho do 
transistor do tipo P em relação ao transistor do tipo N é de 
2.5x a até mesmo 3x. 
 
 
III. LEIAUTE 
Seguindo uma série de regras definidas pela fabricante 
AMS, destas que vão de simples dimensões de tamanho da 
célula a até mesmo a distância entre as vias e as camadas de 
metais disponíveis para o uso do projetista. 
 
 
Fig. 3 Leiaute Inversor, onde a difusão P está representada em amarelo, 
difusão N está representado em laranja. Captura de tela feita sobre software 
Virtuoso e vetorizada utilizando o software Inkscape. Medidas em nm. 
 
 
O DRC (​Design Rules Check​) é um software de verificação 
que partindo de um arquivo com uma série de regras definidas 
pelo fabricante, é feita uma verificação sobre o leiaute para 
ver se o mesmo obedece tais especificações. 
 
O LVS (​Layout Versus Schematic​) é um software de 
verificação capaz de fazer uma comparação entre a ​netlist ​do 
esquemático com a ​netlist extraída do leiaute para verificar se 
as mesmas são equivalentes. 
 
Fig. 5 Resultado do LVS. 
 
O Quantus QRC é um software da empresa Cadence capaz 
de extrair do leiaute as capacitâncias parasitas do circuito. 
 
 
Fig. 6 Resultado do QRC. 
 
 
IV.CARACTERIZAÇÃO 
A. Análise transiente 
B. Análise DC 
 Foi montado um esquemático elétrico baseado na figura a 
seguir [fig. 7] e mudado os valores de tensão de entrada de 0 
até 3,3V (onde está assinalado como “vdc=x” no canto 
esquerdo do esquemático). Assim como foram traçadas as 
curvas “Vin x Vout” do inversor e medido os valores de “Vil , 
Vih , Vol , Voh” [fig. 8]. 
 
Fig. 7 Resultado do LVS. 
 
 
Fig. 8 Resultado do LVS. Captura de tela feita sobre software Virtuoso e 
vetorizada utilizando o software Inkscape. 
 As margens de ruído ou SNM (​Static Noise Margin​) é um 
escopo de possíveis valores onde o valor lógico de saída é 
sabido. A região entre as margens ​Alta​ (SNM​H​) e Baixa 
(SNM​L​) é indefinida e o valor lógico da saída é dependente de 
muitas condições. Os cálculos das áreas citadas anteriormente 
podem ser facilmente calculadas, seguindo tais fórmulas: 
Cálculo da margem ​Low​ (Baixa): 
NM V VS L = il − ol 
NM 912 250S L = − 
NM 662 mVS L = 
 
 
 
 
Cálculo da margem ​High​ (Alta): 
NM VS H = V oh − ih 
NM 3.08 1.51S H = − 
NM 1.57 VS H = 
 
 
 
 
 
V. CONCLUSÃO 
Apesar de todas as dificuldades encontradas com a conexão 
SSH, o desenvolvimento do inversor mostrou-se consistente e 
concreto, capaz de ser fabricado. O desenvolvimento de algo 
assim torna o conhecimento prazeroso, além disso 
complementa as aulas teóricas, visto que, durante as aulas 
práticas somos desafiados a utilizar softwares e tecnologias 
reais. 
 
REFERENCIAS 
[1] S. Thompson, S. Parthasarathy, “Moore's law: the future of Si 
microelectronics”, Materials Today (Volume 9, Issue 6, June 2006, 
Pages 20–25). 
[2] G. Masetti, M. Severi and S. Solmi, “Modeling of carrier mobility 
against carrier concentration in arsenic-, phosphorus-, and boron-doped 
silicon”, IEEE Transactions on Electron Devices (Volume: 30, Issue: 7, 
Jul 1983).