famlogic

Prévia do material em texto

Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Sistemas Digitais
Famílias Lógicas
Prof. Antônio de Pádua Braga
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Visão geral
■ Sinais lógicos, circuitos e portas
■ Circuitos lógicos eletrônicos e famílias
lógicas
■ Circuitos lógicos CMOS
■ Circuitos lógicos TTL
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Sinais lógicos
■ Sinais lógicos são sinais analógicos com faixas de
operação correspondendo aos níveis lógicos 0 e 1.
■ Há também uma região de nível lógico indefinido entre os
níveis lógicos 0 e 1.
■ Lógica positiva :
- 0 lógico é atribuído à faixa de tensão baixa (“LOW”)
- 1 lógico é atribuído à faixa de tensão alta (“HIGH”)
■ Lógica negativa :
- 0 lógico é atribuído à faixa de tensão alta (“HIGH”)
- 1 lógico é atribuído à faixa de tensão baixa (“LOW”)
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Famílias lógicas
■ Família lógica: Conjunto de circuitos integrados diferentes
que têm características de fabricação e elétricas similares.
■ Os parâmetros mais importantes das famílias lógicas são:
- Níveis lógicos
- Dissipação de potência
- Atraso de propagação
- Margem de ruído
- Fan-in e Fan-out
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Família CMOS
■ CMOS : Complementary Metal-Oxide Semiconductor.
■ Series:
4000 ( Low Power ) - Primeira família CMOS
74C ( Compatível com TTL em pinagem e função)
74HC ( High Speed )
74HCT ( Família HC compatível com TTL )
74AC ( Advanced CMOS )
74ACT ( Família AC compatível com TTL )
74FCT ( Fast CMOS TTL compatible) - Mais recente
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Lógica CMOS
■ Circuitos CMOS são formados por transistores PMOS e NMOS
conectados de maneira complementar
■ Transistores MOS podem ser :
1- Canal N ( NMOS ) :
 - Vgs ( > 0 ) controla Rds.
 - Aumento de Vgs diminui Rds.
 2- Canal P ( PMOS ) :
 - Vgs ( < 0 ) controla Rds.
 - Diminuição de Vgs diminui Rds.
- Rds varia de alguns ohms até mega-ohms.
- A porta (Gate) possui impedância alta.
- Transistor MOS funciona como uma resistência
 controlada por tensão.
gate
source
drain
Vgs
drain
sourceVgs
gate
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Inversor CMOS
Q2 PMOS
Q1 NMOSVin
Vout
VDD = +5v
Vin Q1 Q2 Vout
0
5
off
on off
on
0
5
Tabela funcional
GND
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Porta NAND CMOS
Q1
Q3
Q2 Q4
VDD
C
B
A
A Q1 Q2 
L off on
Q3 Q4B
L
C
off on H
L off onH on off H
H on offL off on H
H on offH on off L
Tabela funcional
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Porta NOR CMOS
Q4
Q1
Q2
Q3
VDD
B
A
C
A Q1 Q2 
L off on
Q3 Q4B
L
C
off on H
L off onH on off L
H on offL off on L
H on offH on off L
Tabela funcional
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Buffer
■ Símbolo lógico :
■ Tabela verdade :
■ Buffer CMOS é utilizado na recuperação
de sinais digitais “ fracos” .
X Z
L L
H
VDD
X
Z
H
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Principais características CMOS
■ Características de regime permanente:
– Níveis lógicos e características de entrada/saída
– Margens de ruído
– Fan-out e Fan-in
■ Características de regime dinâmico:
– Velocidade :
- Tempo de transição
- Atraso de propagação
– Potência dissipada (em regime dinâmico)
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Níveis lógicos e características de
Entrada/Saída
■ Característica de transferência típica de um inversor CMOS:
■ Características de transferência dependem de:
- Tensão de alimentação
- Carga de saída
- Temperatura
5
LOW
LOW HIGH
V in
Vout
Undefined
HIGH
3.5
1.5
1.5 3.5 5
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Definições (níveis de tensão e margem
de ruído)
■ VOHmin : Tensão de saída mínima em nível alto (HIGH)
■ VIHmin : Tensão de entrada mínima reconhecida como nível alto
(HIGH)
■ VILmax : Tensão de entrada máxima reconhecida como nível baixo
(LOW)
■ VOLmax : Tensão de saída máxima em nível baixo (LOW)
■ Margem de ruído em nível alto = VOHmin-VIHmin
■ Margem de ruído em nível baixo = VILmax-VOLmax
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Níveis lógicos típicos CMOS
■ Para VDD = +5V
VOLmax= 0.1 V
VILmax = 1.5 V
VIHmin = 3.5 V
VOHmin= 4.9 V
■ Margem de ruído
-Nível alto: 1.4 Volt
-Nível baixo : 1.4 Volt
■ Os valores de VOLmax e VOHmin são válidos para cargas CMOS :
 (HIGH)
 (LOW)
Indefinido
0 V
0.3VDD
0.7VDD
VDD
 VIHmin
 VOHmin
 VOLmax
 VILmax
CMOS
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Fan-out
■ Número máximo de entradas que podem ser conectadas a uma saída
mantendo as características da mesma.
■ Fan-out depende de IOHmax e IOLmax e das correntes de entrada das
portas alimentadas.
■ IImax : corrente de entrada máxima.
■ Circuitos CMOS possuem impedância de entrada muito alta.
Consequentemente, as suas correntes de entrada são também muito
pequenas.
■ Examplo : para a série HC, temos que IOHmax = 0.02mA,
IOLmax = 0.02 mA, IImax= 1 microA :
- O Fan-out em estado alto é 20
- O Fan-out em estado baixo é 20
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Efeitos da carga excessiva
■ Aumento de VOL.
■ Diminuição de VOH.
■ Diminuição da margem de ruído.
■ Aumento do consumo.
■ Tempo de transição e atraso de propagação aumentam.
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Características dinâmicas CMOS
■ Velocidade :
- Tempo de transição
- Atraso de propagação
■ Dissipação de potência dinâmica !
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Transition Time
■ Tempo para a saída mudar de nível lógico
– Tempo de subida (Rise time - tr ) : transição LOW-to-HIGH.
– Tempo de descida (Fall time - tf ) : transição HIGH-to-LOW.
■ Formas de onda ideal e real :
■ Transição depende de :
- Resistências Rds dos transistores.
- Capacitâncias de carga
 1- Circuito de carga
 2- Capacitância de fiação
tr tf
VILmax
VIHmin
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Tempo de propagação (tp)
■ Diferença de tempo entre as transições de entrada e saída.
■ tpLH, tpHL
■ Depende de :
1- Tempo de chaveamento dos transistores.
2- Tempo de transição do sinal de entrada.
tpHL
Entrada
Saída
Entrada Saída
tpLH
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Dissipação de potência
■ Dissipação estática
Muito pequena
■ Dissipação dinâmica (maior e depende da frequência)
– Ocorre em :
■ Durante a transição quando ambos os transistores complementares
estão parcialmente ativos.
■ Carregamento e descarregamento das capacitâncias de carga
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Entradas Schmitt-Trigger
■ Características de entrada e saída de um Schmitt Trigger :
■ Histerese : VT+ - VT-
5
LOW
LOW HIGH
V in
Vout
Indefinido
HIGH
3.5
1.5
VT- VT+ 5
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Schmitt-Trigger & Imunidade a ruído
 0V
VT-
VT+
5V
t
VIN
2.5V
t
t
VOUT
VOUT
Inversor
Inversor Schmitt Trigger
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Buffer Three-State
■ Estado adicional de saída em alta impedância
■
■ EN A Q1 Q2 OUT
 L L off off Hi-Z
 L H off off Hi-Z
 H L on off L
 H H off on H
Q2
Q1
OUT
VDD
 A
EN
 A
EN
OUT
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Saída de dreno aberto (Exemplo: NAND de
duas entradas)
■ A B Q1 Q2 C
 LL off off open
 L H off on open
 H L on off open
 H H on on L
■ Símbolo
Q1
Q2
Q3 Q4
VDD
C
B
A
C
B
A
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Conectando saídas de dreno-aberto
■ R: Resistor de pull-up
VDD=5V
R
Carga
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Implementando funções lógicas com
saídas em dreno aberto (wired-logic)
■ Wired Logic :
conectando as saídas de várias portas em dreno aberto ( Wired-AND )
■ Porta AND de duas entradas na conexão :
F
VDD=5V
F
VDD=5V
HIGH
LOW
Saídas padrão !
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Barramento em dreno aberto
■ Várias fontes de dados compartilhando o mesmo barramento
■ Habilitação de uma porta de cada vez.
VDD=5V
Saída
Fonte1
Fonte2
Fonte3
Fonte4
Enable1
Enable2
Enable3
Enable4
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Considerações práticas
■ Entradas não-usadas:
– Conecte todas a algum nível lógico
■ Capacitores de desacoplamento :
– Circuitos CMOS causam ruídos (spikes) no chaveamento entre 0 e 1.
– Conecte capacitores de desacoplamento entre VDD e VSS em cada
Circuito Integrado.
■ Descarga eletrostática:
– Descargas eletrostáticas por menores que sejam podem danificar circuitos
CMOS.
– “Aterrar” a mão quando manipular circuitos CMOS.
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Características elétricas do CI CMOS
74xx138
■ Descrição HC HCT AC ACT FCT FCT-T
Atraso de propagação (ns) 36 36 9.25 10.5 9 9
Diss.de potência estática (mW) 0.04 0.04 0.04 0.04 = =
Dinâmica = = (mW/MHZ) 2.1 2.1 1.5 1.5 = =
Total = = (mW)-100kHZ 0.25 0.25 0.19 0.19 0.08 0.08
 -10 MHZ 21.0 21.0 15.0 15.0 7.5 7.5
Velocidade x potência(pJ)-100kHZ 9.0 9.0 1.8 2.0 0.4 0.4
 -10MHZ 757 757 139 158 39 36
■ Atraso de propagação: média de tpLH and tpHL.
 Velocidade x potência (Speed Power Product) = Dissipação de potência
* Atraso de propagação
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Características de entrada
■ Descrição HC HCT AC ACT FCT FCT-T
Corr. de fuga de entrada(uA) (IImax) 1 1 1 1 5 5
Capacitância de entrada(pF) (CINtyp) 6.5 6.5 4.5 4.5 6 6
VILmax 1.35 0.8 1.35 0.8 0.8 0.8
VIHmin 3.85 2.0 3.85 2.0 2.0 2.0
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Características de saída
■ Descrição HC HCT AC ACT FCT FCT-T
IOLmaxC (mA) Carga CMOS 0.02 0.02 0.05 0.05 - -
IOLmaxT (mA) Carga TTL 4.0 4.0 24.0 24.0 48 48
VOLmaxC (V) Carga CMOS 0.1 0.1 0.1 0.1 - -
VOLmaxT (V) Carga TTL 0.33 0.33 0.37 0.37 0.5 0.5
IOHmaxC (mA) Carga CMOS -0.02 -0.02 -0.05-0.05 - -
IOHmaxT (mA) Carga TTL -4.0 -4.0 -24.0 -24.0 -15 -8
VOHminC (V) Carga CMOS 4.4 4.4 4.4 4.4 - -
VOHminT (V) Carga TTL 3.84 3.84 3.76 3.76 2.4 2.4
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Família TTL
■ Níveis lógicos
■ Famílias CMOS 74HCT e 74ACT CMOS têm perfis de
entrada e saída compatíveis com TTL
1 (HIGH)
0 (LOW)
Indefinido
0.0 V
0.8 V
 2.0 V
5.0 V
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Família TTL
■ Série TTL Prefixo
Standard 74
Low-Power 74L
High-Speed 74H
Schottky 74S
Low-power Scottky 74LS
Advanced Schottky 74AS
Advanced low-power Schottky 74ALS
Fast TTL 74F
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Inversor com transistor bipolar
■ Transistor npn com configuração emissor-comum.
■ Quando Vin está em LOW, o transistor está cortado,
 então Vout é HIGH.
■ Quando Vin está em HIGH, o transistor está saturado,
 então Vout é LOW.
■ Característica de transferência de entrada/saída :
VCC
 R1
R2
Vout
V in
VCC
VCE( sat )
LOW HIGHIndefinido V in
Vout
Q1
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Porta NAND TTL
Entrada A
Entrada B
Entrada C
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Níveis lógicos e margem de ruído
■ VOHmin : Tensão de saída mínima em nível alto (HIGH)
■ VIHmin : Tensão de entrada mínima reconhecida como nível alto
(HIGH)
■ VILmax : Tensão de entrada máxima reconhecida como nível baixo
(LOW)
■ VOLmax : Tensão de saída máxima em nível baixo (LOW)
■ Margem de ruído em nível alto = VOHmin-VIHmin
■ Margem de ruído em nível baixo = VILmax-VOLmax
 VILmax ( 0.8 V )
 VIHmin ( 2.0 V )
 VOHmin ( 2.7V)
 VOLmax( 0. 5 V)
Indefinido
LOW
HIGH
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Características elétricas da família
74xx00
■ Descrição 74S 74LS 74AS 74ALS 74F
Atraso de propagação (ns) 3 9 1.7 4 3
Dissipação de potência (mW) 19 2 8 1.2 4
Speed Power Product (pJ) 57 18 13.6 4.8 12
VILmax (V) 0.8 0.8 0.8 0.8 0.8
VIHmin (V) 2.0 2.0 2.0 2.0 2.0
VOLmax (V) 0.5 0.5 0.5 0.5 0.5
VOHmin (V) 2.7 2.7 2.7 2.7 2.7
 IILmax (mA) -2.0 -0.4 -0.5 -0.2 -0.6
 IIHmax (uA) 50 20 20 20 20
 IOLmax (mA) 20 8 20 8 20
 IOHmax (uA) -1000 -400 -2000 -400 -1000
Notas de aula sobre famílias lógicas - Prof. Antônio de Pádua Braga (UFMG)
Comparação dos níveis lógicos TTL
& CMOS