FAMÍLIAS LÓGICAS

Prévia do material em texto

1
INTRODUÇÃO 
 
 Circuitos integrados (CIs) digitais são uma coleção de resistores, diodos e transistores 
fabricados em um único pedaço de material semicondutor (geralmente silício), denominado 
substrato, comumente conhecido como chip. O chip é confinado em um encapsulamento protetor 
plástico ou cerâmico, a partir do qual saem pinos para conexão do CI com outros dispositivos. 
 Os CIs digitais são muitas vezes classificados de acordo com a complexidade de seus 
circuitos, que é medida pelo número de portas lógicas equivalentes no seu substrato. Existem 
atualmente seis níveis de complexidade, conforme definido a seguir. 
• Integração em pequena escala (SSI): menos que 12 portas por chip; 
• Integração em média escala (MSI): entre 12 e 99 portas por chip; 
• Integração em larga escala (LSI): entre 100 e 9.999 portas por chip; 
• Integração em escala muito larga (VLSI): entre 10.000 e 99.999 portas por chip; 
• Integração em escala ultra-larga (ULSI): entre 100.000 e 999.999 portas por chip e 
• Integração em escala giga (GSI): 1.000.000 ou mais portas por chip. 
 Como visto, os CIs contém muito mais circuitos em um pequeno encapsulamento, 
reduzindo o tamanho total dos circuitos digitais. O custo é reduzido drasticamente devido à 
produção em grande quantidade de dispositivos similares. Além disto, os CIs tem tornado os 
sistemas digitais mais confiáveis devido à redução do número de conexões externas o que auxilia 
na redução de falhas como: soldas ruins, interrupções ou curtos nas trilhas de placas entre outros 
problema físicos. Antes da existência dos CIs todas as conexões do circuito eram feitas a partir 
de um componente discreto (diodo, transistor, resistor, etc) para outro. Outro fator importante é 
redução da potência consumida para realizar certa função, uma vez que os circuitos 
miniaturizados requerem, geralmente, menos potência que os equivalentes discretos. 
 Existem limitações nos CIs. Eles não suportam tensões e corrente elevadas, pois o calor 
gerado em um espaço tão pequeno causaria um aumento de temperatura acima dos limites 
aceitáveis. Além disso, não se pode implementar facilmente certos dispositivos elétricos, como 
indutores, transformadores e grandes capacitores. 
Em virtude da massificação do uso de CIs, torna-se necessário conhecer as características 
gerais desses circuitos e de algumas das famílias lógicas mais populares. Uma vez entendidas 
tais características, a preparação dos projetos de circuitos digitais é melhorada. Para se conectar 
dispositivos de famílias diferentes, geralmente há a necessidade de uma interface entre ambas. 
As famílias lógicas mais comuns podem ser classificadas como: 
RTL - Lógica resistor-transistor (obsoleta); 
DTL - Lógica diodo-transistor (obsoleta); 
 2
DCTL - Lógica transistor acoplamento direto; 
TTL - Lógica transistor-transistor (mais popular); 
ECL - Lógica emissor-acoplado; 
MOS - Metal Oxide Semiconductor: 
PMOS - Lógica MOSFETs de canal-p (obsoleta); 
NMOS - Lógica MOSFETs de canal-n 
CMOS - Lógica MOSFETs Complementares; 
 A tecnologia atualmente dominante é a CMOS devido ao baixo consumo de potência e a 
grande capacidade de integração. 
 
 
TERMINOLOGIA DE CIs DIGITAIS 
 
Parâmetros de Corrente e Tensão 
VIL (Low-Level Input Voltage): valor de tensão máxima que garante o nível 0 na entrada. 
VOL (Low-Level Output Voltage): valor de tensão máxima que garante o nível 0 na saída. 
VIH (High-Level Input Voltage): valor de tensão mínima que garante o nível 1 na entrada. 
VOH (High-Level Output Voltage): valor de tensão mínima que garante o nível 1 na saída. 
IIL (Low-Level Input Current): valor de corrente máxima no terminal de entrada (no sentido do 
bloco para o terminal), quando é aplicado o nível 0. 
IOL (Low-Level Output Current): valor de corrente máxima que a saída pode receber quando em 
nível 0. 
IIH (High-Level Input Current): valor de corrente de entrada máxima quando é aplicado nível 1. 
IOH (High-Level Output Current): valor de corrente de saída máxima quando em nível 1. 
 Nos manuais, além dos limites de máximo e mínimo, são encontrados os valores típicos 
de trabalho. A figura a seguir apresenta os diagramas relativos aos níveis de tensão definidos, 
tanto para a entrada (figura 1a), como para a saída (figura 1b), de um mesmo bloco lógico. 
 
 
 Para operar adequadamente, 
os níveis de tensão de entrada 
devem ser mantidos fora da 
faixa de nível indefinido. 
 3
Ação de Fornecimento de Corrente e de Absorção de Corrente 
 A Figura 2(a) ilustra a ação de fornecimento de corrente. Quando a saída da porta 1 está 
em nível ALTO, ela fornece uma corrente IIH para a entrada da porta 2, que funciona 
essencialmente como uma resistência para o terra (GND). Assim, a saída da porta 1 funciona 
como um fornecedor de corrente para a porta 2. 
 A ação de absorção de corrente está ilustrada na Figura 2(b). Quando a saída da porta 1 
for para o estado BAIXO, a corrente fluirá do circuito de entrada da porta 2, através da 
resistência de saída da porta 1, para o GND. Em outras palavras, no estado BAIXO, o circuito de 
saída que aciona a entrada da porta 2 deverá ser capaz de absorver a corrente IIL vinda daquela 
entrada. 
 
0
0
VOH
+VCC
Porta 1 - de acionamento Porta 2 - de carga
IIH
 
1
1
VOL
+VCC
Porta 1 - de acionamento Porta 2 - de carga
IIL
 
Figura 2(a) – Fornecimento de corrente. 
A porta de acionamento fornece corrente 
para a porta de carga no estado ALTO. 
Figura 2(b) – Absorção de corrente. 
A porta de acionamento recebe (absorve) 
corrente da porta de carga no estado BAIXO. 
FAN-OUT 
 Também denominado de fator de acionamento de carga, o FAN-OUT é definido como o 
número máximo de entradas lógicas que uma saída pode acionar com segurança. Esta definição 
considera dispositivos de carga da mesma família. Se o valor estabelecido pelo FAN-OUT for 
excedido, a tensão de nível lógico de saída não poderá ser mais garantida. 
Desta forma, o Fan-Out está relacionado com as correntes máximas de saída e de entrada 
dos blocos lógicos e são determinados pelas equações: 
 
OL
(nivel 0)
IL
IFan Out
I
− = e OH(nivel 1)
IH
IFan Out
I
− = 
 
Atrasos de Propagação 
 Um sinal lógico sempre sofre um atraso ao atravessar um circuito. Os dois tempos de 
atraso de propagação são definidos a seguir: 
 tPLH: (low to high) tempo de atraso de propagação quando o sinal vai do nível 0 para 1. 
 tPHL: (high to low) tempo de atraso de propagação quando o sinal vai do nível 1 para 0. 
 4
 A Figura 3 ilustra os atrasos de propagação para a porta NÃO (inversora). Observe que 
tPHL é o atraso na resposta de saída quando ela vai do nível lógico alto para baixo. Ele é medido 
entre os pontos que representam 50% nas transições de entrada e saída. O tPLH é o atraso na 
resposta de saída quando ela vai de nível baixo para alto. Em geral, tPHL e tPLH não apresentam o 
mesmo valor e ambos variarão dependendo das condições de carga capacitiva. 
 
A S
tPHL tPLH
A
S
Figura 3
50%
50%
 
 
 
 
Requisitos de Potência 
 Todo o CI necessita de uma certa quantidade de potência elétrica para operar. Nos chips, 
normalmente, existe apenas uma entrada para alimentação, que é identificada como VCC (para 
família TTL) ou como VDD (para dispositivos MOS). A quantidade de potência que um CI 
necessita é dada pelo produto da tensão VCC pela corrente que ele consome ICC. Para muitos CIs, 
a corrente consumida da fonte varia dependendo do estado lógico assumido na saída. Desta 
forma, ICCH é a corrente consumida quando todas as saídas das portas estão em nível lógico alto. 
ICCL é a corrente consumida quando todas as saídas das portas estão em nível lógico baixo. 
Assim, pode-se calcular a potência média consumida: VCC.(ICCH+ICCL)/2. 
 
Produto Velocidade – Potência 
 As famílias de CIs digitais tem sido caracterizadas pela velocidade como pela potência, 
sendo que o desejável é obter atrasos de propagação menores(alta velocidade) e baixos valores 
de potência dissipada. O produto velocidade-potência é uma forma comum de medir e comparar 
a performance total de uma família de CIs. Seu valor é obtido pela multiplicação do atraso de 
propagação da porta pela potência dissipada pela mesma. A unidade utilizada é o Joule = 
watts.segundos. Observa-se, então, que é desejável um baixo valor para o produto velocidade-
potência. 
 
Imunidade ao Ruído 
 Campos elétricos e magnéticos podem induzir tensões nos fios de conexão entre os 
circuitos lógicos. Estes sinais indesejáveis são chamados de ruído e podem alterar o nível de 
 5
tensão do sinal fazendo que o mesmo entre na região de indeterminação (Figura 1), o que 
produzira uma operação imprevisível. A imunidade ao ruído de um circuito lógico se refere à 
capacidade do circuito de tolerar ruídos sem provocar alterações espúrias na tensão de saída. 
Uma medida quantitativa para a imunidade ao ruído é denominada de margem de ruído (VNH) e é 
definida como: 
 - margem de ruído para o estado alto: VNH = VOH - VIH 
 - margem de ruído para o estado baixo: VNL = VIL - VOL 
 
Evolução das Arquiteturas para Implementação de Portas Lógicas 
Durante muito tempo, os circuitos construídos a partir da Álgebra booleana foram 
implementados utilizando-se dispositivos eletromecânicos como, por exemplo, os relés. Portanto, 
o nível de tensão correspondente a um nível lógico, poderia assumir qualquer valor dependendo 
apenas das características do projeto. A partir do surgimento do transistor, procurou-se 
padronizar os sinais elétricos correspondentes aos níveis lógicos. Esta padronização ocasionou o 
surgimento das famílias de componentes digitais com características bastante distintas. Existem 
várias tecnologias e topologias disponíveis para a implementação de portas lógicas digitais. 
As famílias lógicas diferem basicamente pelo componente principal utilizado por cada 
uma em seus circuitos. As famílias TTL (Transistor-Transistor Logic) e ECL (Emitter Coupled 
Logic) usam transistores bipolares como seu principal componente, enquanto as famílias PMOS, 
NMOS e CMOS usam os transistores unipolares MOSFET (transistor de efeito de campo 
construído segundo a técnica MOS - Metal Oxide Semicondutor) como seu elemento principal 
de circuito. 
Atualmente as famílias TTL e CMOS são as mais usadas, sendo empregadas em uma 
grande quantidade de equipamentos digitais e também nos computadores e periféricos. 
Apesar da tecnologia dominante atualmente ser a tecnologia CMOS, quer devido ao seu 
baixo custo quer devido à grande densidade de portas lógicas que permite integrar por unidade 
de área, existem tecnologias alternativas que também apresentam algumas vantagens e são 
usadas correntemente em circuitos comerciais. As principais tecnologias utilizadas são: 
• CMOS; 
• Bipolar (TJB); 
• BiCMOS; 
• Arseneto de Gálio (GaAs). 
A tecnologia bipolar foi a precursora dos circuitos digitais (famílias RTL e DTL) e pode 
ser vantajosa em termos de velocidade face às tecnologias baseadas em transistores MOS. No 
entanto, é uma solução mais cara, mais complexa, pior em termos de consumo de potência e não 
 6
permite a implementação de sistemas de larga escala devido à área que uma porta lógica ocupa 
no chip. As principais variantes atuais da tecnologia bipolar são as famílias TTL e ECL 
respectivamente vocacionadas para circuitos lógicos genéricos de velocidade muito alta. A 
tecnologia BiCMOS combina as vantagens dos circuitos bipolares e CMOS mas partilha também 
algumas das desvantagens da tecnologia bipolar, como o custo, área, e o seu campo de utilização 
é bastante limitado, sendo por vezes uma boa opção em circuitos mistos (analógicos e digitais). 
A tecnologia de GaAs permite a realização de circuitos de muito alta freqüência (acima de 10 
GHz), no entanto a densidade que é possível obter e o seu elevado custo de fabricação limitam a 
sua utilização prática a circuitos muito específicos para os quais seja virtualmente impossível 
quaisquer das outras tecnologias disponíveis. 
 
 
A FAMÍLIA LÓGICA RTL 
A topologia RTL (Resistor Transistor Logic) pode ser considerada como uma das 
arquiteturas base para a realização de portas digitais. A figura 4 ilustra uma porta NÃO e uma 
porta NÃO E em tecnologia RTL. 
 O comportamento da porta NÃO é relativamente simples. Quando a tensão de entrada 
(vin) tem o nível lógico alto o transistor está diretamente polarizado e a resistência Rc é 
dimensionada para que o transistor esteja na zona de saturação. Desta forma, a tensão de saída 
corresponde ao VCE do transistor, ou seja, nível lógico baixo. Quando o nível lógico de entrada é 
baixo o transistor está cortado e iC é igual a zero o que implica que a tensão de saída vOUT seja 
VCC (nível lógico alto). 
 
 
VCC
RC
RB
iC
iB
vi n
vout
Q1
 
VCC
RC
RB 1
iC
iB1
vin1
vout
RB 2
iB2
vin2
Q1
Q2
 
Figura 4(a)–Porta NÃO em tecnologia RTL. Figura 4(b)–Porta NÃO E em tecnologia RTL. 
 
A Figura 4(b) ilustra a porta lógica NÃO E, que é considerada uma porta lógica universal, 
dado que qualquer outra pode ser implementada a partir dela. Observa-se que quando os dois 
 7
transistores estão conduzindo, ou seja, quando ambas as tensões de entrada (vin) correspondem ao 
nível lógico alto, há corrente na resistência Rc e o nível lógico de saída é baixo. Quando 
qualquer dos dois transistor estiver cortado iC = 0, a tensão de saída é igual a VCC e o nível 
lógico na saída é alto, bastando para isso que uma das tensões de entrada seja baixo. 
 
 
A FAMÍLIA LÓGICA DTL 
A Figura 5 mostra a porta NÃO E desenvolvida em tecnologia DTL (Diode Transistor 
Logic). 
 
VCC
RC
R2
vin1
vout
Q1
R1
VCC
vin2
D1
D2
D3 D4x
-VBB 
 
Figura 5 – Porta NÃO E em tecnologia DTL. 
 
Neste caso, só quando ambos os diodos de entrada D1 e D2 estão cortados (vin1 e vin2 em 
nível lógico alto), é que o transistor tem a junção base-emissor polarizada diretamente e impõe o 
nível lógico baixo na saída. Caso D1 e/ou D2 estejam conduzindo, a tensão no nó x não é 
suficiente para polarizar o transistor. Desta forma, o transistor permanece cortado (iC = 0) e a 
tensão de saída é igual a VCC, ou seja, nível lógico alto. Portanto, basta que uma das tensões de 
entrada apresente nível lógico baixo para que a saída esteja em nível alto. 
 
 FAMÍLIA LÓGICA TTL 
 O circuito lógico básico TTL (Transistor-Transistor-Logic) é a porta NÃO E, mostrado 
na Figura 6. As características de entrada da família TTL são provenientes do transistor Q1, que 
apresenta a configuração de múltiplos emissores (junção de diodo). A polarização direta de 
qualquer dessas junções de diodo fará Q1 conduzir. Apenas quando todas as junções estiverem 
polarizadas reversamente o transistor estará em corte. Esse transistor de entrada pode ter até oito 
emissores em uma porta NÃO E de oito entradas. 
 8
 Observa-se que na saída do circuito os transistores Q3 e Q4 estão em uma configuração 
denominada totem-pole. Estes dois transistores operam como chaves e a função de Q3 é conectar 
VCC na saída, produzindo nível lógico alto. A função de Q4 é conectar a saída ao GND, 
produzindo um nível lógico baixo. 
 
 
Q2
D3 x
Entrada A
R4
Saída
Q3
Q4
Q1
R3
VCC
R2R1
Múltiplos
emissores
totem
pole
VCC
R1
D2 D4
Entrada B
Entrada A
Entrada B
Equivalente a diodo
y
D1
 
 
Figura 6 – Porta NÃO E em tecnologia TTL. 
 
 
 
Operação do Circuito – SAÍDA EM NÍVEL LÓGICO BAIXO 
 Para facilitar a análise será utilizado o equivalente a diodo do transistor de múltiplos 
emissores Q1. Os diodos D2 e D3 representam as duas junções base-emissor de Q1 e D4 é a junção 
base-coletor. 
 Aplicando-se nível lógico alto nas entradas A e B os diodos D2 e D3 estarão reversamente 
polarizados e eles praticamente não conduzirão corrente alguma. A fonte VCC fornecerá corrente 
através de R1 e D4 para a base de Q2, que conduz. A corrente de emissor de Q2 fluirá paraa base 
de Q4 e o faz conduzir. Ao mesmo tempo, o fluxo de corrente no coletor de Q2 produz uma 
queda de tensão sobre R2, que reduz a tensão no coletor de Q2 para um valor que é insuficiente 
para fazer Q3 e D1 conduzirem. Na verdade D1 é necessário para garantir Q3 cortado nessa 
situação. 
 Com Q4 conduzindo, o terminal de saída x estará com uma tensão muito baixa, visto que 
a resistência de Q4, em condução, será baixa (1 a 25Ω). Na verdade, a tensão de saída VOL 
dependerá de quanta corrente o coletor de Q4 conduz. Com Q3 cortado, não há corrente 
 9
proveniente de VCC através de R4. A corrente de coletor de Q4 virá das entradas TTL nas quais o 
terminal x estiver conectado. 
 É importante ressaltar que as entradas em nível alto, A e B, terão de fornecer apenas a 
pequena corrente de fuga dos diodos, denominada de IIH. Seu valor típico é de 10μA. 
 
Operação do Circuito – SAÍDA EM NÍVEL LÓGICO ALTO 
 A saída da porta NÃO E estará em nível lógico alto quando pelo menos uma das entradas 
estiver em nível baixo. Para exemplificar, a entrada B estará conectada ao GND. Desta forma, o 
diodo D3 estará diretamente polarizado, de modo que a corrente fluirá de VCC, através de R1 e 
D3, pelo terminal B para o GND. A tensão direta sobre D3 manterá o ponto y em 
aproximadamente 0,7V. Essa tensão não é suficiente para polarizar diretamente D4 e a junção 
base-emissor de Q2, que permanecem bloqueados. 
 Com Q2 em corte não haverá corrente de base para Q4 e ele corta. Como não existe 
corrente de coletor em Q2, a tensão na base de Q3 será grande o suficiente para polarizar 
diretamente Q3 e D1. Não havendo carga conectada ao ponto x, VOH estará em torno de 3,4 a 
3,8V, pois duas quedas de diodo de 0,7V (base-emissor de Q3 e D1) devem ser subtraídas dos 5V 
(VCC) aplicados à base de Q3. 
 Pode-se observar que existe uma corrente substancial fluindo através do terminal de 
entrada B para o GND, quando B é mantida em nível baixo. Essa corrente, IIL, é determinada 
pelo valor do resistor R, que varia de uma série para outra. Para TTL padrão, ela está em torno de 
1,1mA. A entrada B em nível baixo funciona como um absorvedor para GND dessa corrente. 
Ação de Absorção de Corrente 
 Uma saída TTL atua como um absorvedor de corrente no estado baixo, pois recebe 
corrente de entrada da porta que está acionando. A saída assume nível lógico baixo quando o 
transistor Q4 está conduzindo, conectando o ponto x ao GND. A tensão de nível baixo em x 
polariza diretamente a junção base-emissor de Q1 e a corrente IIL proveniente da entrada da porta 
de carga é absorvida por Q4, como mostrado na Figura 7(a). O transistor de absorção de corrente 
Q4 é também denominado de transistor de pull-down porque ele leva a tensão de saída para nível 
baixo. 
 
Ação de Fornecimento de Corrente 
 Uma saída TTL atua como um fornecedor no estado alto. Observa-se na Figura 7(b) que 
o transistor Q3 está fornecendo a corrente de entrada IIH necessária para o transistor Q1 da porta 
de carga. Essa corrente é a pequena corrente de fuga de polarização reversa (10μA). O transistor 
de fornecimento de corrente Q3 é também denominado de transistor de pull-up. 
 10
 
x
R4
Q3
Q4
VCC
D1
Q1
R1
(on)
(off)
(on)
VOL
IIL
Saída da porta
de acionamento
Entrada da porta
 de carga
VCC
 
x
R4
Q3
Q4
VCC
D1
Q1
R1(on)
(off)
VOH
IIH
(off)
Saída da porta
de acionamento
Entrada da porta
 de carga
VCC
 
Figura 7(a) – Saída TTL em estado baixo. Q4 
atua como absorvedor de corrente, 
drenando sua corrente da carga. 
Figura 7(b) – Saída TTL em estado alto. Q3 
atua como um fornecedor de corrente, 
fornecendo corrente para a porta de carga. 
 
Especificações do Fabricante 
A família TTL foi originalmente desenvolvida pela TEXAS Instruments, mas hoje, 
muitos fabricantes de semicondutores produzem seus componentes. Esta família é 
principalmente reconhecida pelo fato de possuir duas séries que começam pelos números 54 para 
os componentes de uso militar e 74 para os componentes de uso comercial. Os CIs da série TTL 
74-padrão oferecem uma combinação de velocidade e potências consumidas adequadas a um 
grande número de aplicações. 
Várias outras séries TTL foram desenvolvidas depois do aparecimento da série 74-
padrão. Estas outras séries fornecem uma ampla variedade de escolha dos parâmetros de 
velocidade e potência consumida. Dentre essas séries destacam-se: 
• TTL 74L de Baixa Potência: adequada para o uso em aplicações nas quais a dissipação 
de potência é um problema mais crítico do que a velocidade de operação. Exemplo de 
aplicação: Circuitos que operam a baixas freqüências, alimentados por baterias, como as 
calculadoras eletrônicas. Esta série tornou-se obsoleta com o desenvolvimento das séries 
74LS, 74ALS e CMOS, que oferecem chips com baixo consumo de potência, operando a 
velocidades bem mais altas que as dos dispositivos 74L. Por isso a série 74L não é 
recomendada para ser usada no projeto de novos circuitos; 
• TTL 74H de Alta Velocidade: apresenta um aumento da velocidade em relação a série 
74L, porém esse aumento é conseguido à custa do aumento da potência consumida pelos 
dispositivos da série. A série 74H também ficou obsoleta com o desenvolvimento da série 
TTL Schottky; 
 11
• TTL 74S Schottky: reduz o retardo de armazenamento, com o uso do diodo Schottky. 
Opera com o dobro da velocidade da 74H, consumindo mais ou menos a mesma 
potência; 
• TTL 74LS Schottky de Baixa Potência (LS-TTL): é uma versão da 74S, que apresenta 
CIs com consumo de potência mais baixo e com velocidade também mais baixa. Tais 
características colocaram a série 74LS como a “principal” série de toda a família TTL, 
sendo atualmente usada em todos os novos projetos em que a velocidade é um fator 
preponderante. Esta posição de liderança tende a ser perdida pouco a pouco pela nova 
série 74ALS; 
• TTL 74AS Schottky Avançada (AS-TTL): é a série TTL mais rápida, e com o produto 
velocidade potência significativamente mais baixo que o da série 74S. A série 74AS tem 
outras vantagens sobre as demais, incluindo a necessidade de correntes de entrada 
extremamente baixas, o que resulta em fan-outs maiores que os da série 74S. Em função 
de tais vantagens, a série 74AS está aos poucos tomando o lugar antes ocupado por 
dispositivos da série 74S, em todas as aplicações nas quais são necessários componentes 
de alta velocidade de operação. Como o custo dos dispositivos 74AS continua a cair, e 
como muito mais funções lógicas estão disponíveis nesta série, não há a menor dúvida de 
que a série 74S torna-se-á obsoleta num curto prazo de tempo. 
• TTL 74ALS Schottky Avançada de Baixa Potência (ALS-TTL): oferece uma sensível 
melhora em relação à 74LS no que diz respeito à velocidade de operação e à potência 
consumida. Esta série tem o mais baixo produto velocidade-potência de todas as séries 
TTL, e está muito próxima de ter a mais baixa dissipação de potência por porta lógica. 
Pelo exposto, poderemos ter, a médio prazo, os dispositivos da série 74ALS substituindo 
os da série 74LS como os mais utilizados da família TTL. 
• TTL 74F Fast (F-TTL): essa é a série TTL mais recente. Utiliza uma técnica para 
fabricação de circuitos integrados que reduz as capacidades entre os dispositivos internos 
para alcançar atrasos de propagação reduzidos. 
 
 A seguir será apresentada uma tabela que relaciona os índices de performance e 
parâmetros de tensão das diversas séries da família TTL apresentadas, com o objetivo de 
providenciar uma comparação quantitativa entre as mesmas. 
 
 
 
 
 12
 74 74H 74A 74S 74LS 74AS 74ALS 74F 
Índice de Performance 
Atraso de propagação (ns) 9 33 6 3 9,5 1,7 4 3 
Dissipação de potência (mW) 10 1 23 20 2 8 1,2 6 
Produto velocidade-potência (pJ) 90 33 138 60 19 13,6 4,8 18 
Taxa máxima de clock (MHz) 35 3 50 125 45 200 70 100 
Fan-out (mesma série) 10 20 10 20 20 40 20 33 
Parâmetros de Tensão 
VOH (MÍN) 2,4 2,4 2,4 2,72,7 2,5 2,5 2,5 
VOL (MÁX) 0,4 0,4 0,4 0,5 0,5 0,5 0,5 0,5 
VIH (MÍN) 2 2 2 2 2 2 2 2 
VIL (MÁX) 0,8 0,7 0,8 0,8 0,8 0,8 0,8 0,8 
 
Um ponto importante que deve ser levado em conta quando se trabalha com a família 
Padrão (Standard) e as subfamílias TTL é a possibilidade da interligação dos diversos tipos. Isto 
realmente ocorre, já que todos os circuitos integrados da família TTL e também das subfamílias 
são alimentados com 5V. Deve-se observar, e com muito cuidado, que as correntes que circulam 
nas entradas e saídas dos componentes das diversas subfamílias são completamente diferentes. 
 As tabelas que serão mostradas a seguir foram obtidas do data sheet da Texas Instruments 
para a porta NÃO E, TTL padrão (7400). 
 
 
 
 
 13
 
 
 
FAMÍLIA LÓGICA MOS 
O termo tecnologia MOS (Metal Oxide Semiconductor) é derivado da estrutura básica 
MOS que consiste de um eletrodo de metal conectado a uma camada de óxido isolante que, por 
sua vez, é depositada sobre um substrato de silício. Os transistores construídos na técnica MOS 
são transistores de efeito de campo (field-effect transistor) denominados de MOSFETs. Os 
MOSFETs são dispositivos relativamente simples e pequenos, que apresentam ainda a vantagem 
do baixo custo de fabricação e do baixo consumo de potência. 
Os dispositivos MOS ocupam muito menos espaço no chip do que os transistores 
bipolares (aproximadamente 50 vezes menos espaço). Um outro aspecto muito importante sobre 
a tecnologia MOS é o fato de seus CIS não usarem resistores na sua construção. A alta densidade 
de integração evidencia o fato dos CIs MOS terem dominado os CIs bipolares na área de 
integração em larga escala (LSI, VLSI), o que faz desta tecnologia especialmente adequada para 
a fabricação de CIs complexos como os microprocessadores e memórias. Aperfeiçoamentos na 
tecnologia MOS conduziram a dispositivos que são mais rápidos que as séries 74, 74LS e 74ALS 
com características de acionamento de corrente comparáveis. Observa-se que a família TTL 
74AS ainda é mais rápida que qualquer dispositivo CMOS, mas a um custo de dissipação de 
potência muito maior. 
A principal desvantagem da técnica MOS é a vulnerabilidade caudada por danos relativos 
à eletricidade estática, enquanto que as famílias bipolares não são tão afetadas. A descarga 
eletrostática é responsável pela perda de milhões de dólares, devido a danos causados por ela em 
equipamentos eletrônicos. Alguns procedimentos são adotados para evitar esse problema: deve-
se conectar ao terra o chassi de todos os instrumentos de testes, o operador deve se conectar ao 
terra através de uma pulseira especial, não deixar desconectada nenhuma entrada de qualquer CI 
que não esteja sendo utilizado, etc. 
 A família lógica MOS complementar (CMOS) utiliza MOSFETs tanto de canal P quanto 
de canal N para obter diversas vantagens sobre as famílias N-MOS e P-MOS. De um modo 
geral, CMOS é mais rápido e consome ainda menos do que as outras famílias MOS. Por outro 
 14
lado, existe uma maior complexidade na fabricação do CI que diminui a capacidade de 
integração. 
 A Figura 8 mostra os símbolos esquemáticos para MOSFETs do tipo enriquecimento e 
sua operação como chave quando se aplica nível lógico alto ou baixo na porta. 
 
 
Dreno
Porta
Fonte 
CANAL N 
Dreno
Porta
Fonte 
CANAL P 
 
Figura 8 - Símbolos esquemáticos e operação como chave de MOSFETs 
 
A Figura 9(a) ilustra a porta NÃO (inversora) que apresenta dois MOSFETs conectados 
em série, de modo que o dispositivo de canal P tem sua fonte (S1) ligada ao VDD e o dispositivo 
de canal N tem sua fonte (S2) conectada ao GND (nos data sheets este terminal é denominado 
VSS). As portas (G) dos dois dispositivos estão conectadas juntas em uma entrada comum. O 
dreno (D) dos dois dispositivos estão conectados juntos em uma saída comum. 
Aplicando-se nível lógico alto (VDD) na entrada A, não existirá diferença de potencial 
entre a fonte e a porta de Q1 e este dispositivo estará aberto. Já o MOSFET Q2 estará conduzindo 
uma vez uma vez que a diferença de potência entre a sua porta e sua fonte é VGS = VDD. Desta 
forma, a saída estará em nível lógico baixo. 
Por outro lado, um nível lógico baixo aplicado na entrada A, fará com que a saída 
apresente nível lógico alto, pois a diferença de potencial entre a fonte e a porta de Q1 é 
VGS = -VDD o que causa a condução deste dispositivo. O MOSFET Q2 estará aberto uma vez uma 
vez que a diferença de potência entre a sua porta e sua fonte é zero. 
 A figura 9(b) ilustra a porta NÃO E desenvolvida em tecnologia CMOS. Observa-se que 
a saída estará em nível lógico baixo somente quando as entradas A e B estiverem em nível lógico 
alto, pois os MOSFETs de canal N, Q3 e Q4, estarão conduzindo e os de canal P, Q1 e Q2, estarão 
bloqueados. Caso uma das entradas assuma nível lógico baixo a saída estará em nível alto. Para 
exemplificar, será aplicado nível baixo na entrada A e alto na entrada B. Neste caso, os 
NOSFETs Q2 e Q3 estarão bloqueados e Q4 e Q1 conduzindo. 
 
 15
 
 
VDD
Entrada A Saída
Q1
Q2
D1
G1 S1
S2
D2
G2
 
Entrada A
Saída
Q2
Q3
D2
G2 S2
S3
D3
G3
Q4
S4
D4
G4
VDD
Q1
D1
G1 S1
Entrada B
 
Figura 9(a) – Porta NÃO (inversora) 
desenvolvida em tecnologia CMOS. 
Figura 9(b) – Porta NÃO E desenvolvida em 
tecnologia CMOS. 
 
Características da Série CMOS 
 Algumas definições são importantes neste momento. Dois CIs são compatíveis pino a 
pino quando suas pinagens são as mesmas. Dois CIs são funcionalmente equivalentes quando 
as funções lógicas realizadas são as mesmas. Dois CIs são eletricamente compatíveis quando 
eles podem ser ligados diretamente um ao outro, sem a necessidade de se tomarem precauções 
especiais. 
• Séries 4000/14000: apresentam baixo consumo de energia e podem operar em uma larga 
faixa de tensões de alimentação (3 a 15V). São muito lentos quando comparados com 
TTL ou com outras séries CMOS e possuem uma capacidade de corrente de saída muito 
baixa. Não são compatíveis pino a pino e nem eletricamente a nenhuma das séries TTL. 
Apesar do aparecimento de novas séries, ainda são bastante utilizados, pelo fato de 
implementarem diversas funções não disponíveis nas séries novas; 
• Série 74C: compatível pino a pino e função por função com os dispositivos TTL de 
mesmo número. As características de performance desta série são quase idênticas à da 
série 4000; 
• Série 74HC (CMOS de alta velocidade – High Speed CMOS): versão melhorada da 
74C, o principal melhoramento é o tempo de comutação (em torno de 10 vezes maior), 
bem como a capacidade de suportar altas correntes na saída. A velocidade dos 
dispositivos desta série é compatível com a velocidade dos dispositivos da série TTL 
74LS. 
• Série 74HCT (CMOS de alta velocidade): a principal diferença entre esta série e a 
74HC é o fato de ela ser desenvolvida para ser compatível em termos de tensões com 
dispositivos da família TTL. Ou seja, os dispositivos 74HCT podem ser alimentados 
 16
diretamente por saídas de dispositivos TTL, além de serem compatíveis pino a pino e 
funcionalmente equivalentes. 
Ao contrário da família TTL, que é produzida com as mesmas características elétricas por 
todos os fabricantes, a CMOS, embora padronizada em sua numeração, apresenta grandes 
variações na capacidade de saída e velocidade de operação, de um fabricante para outro. 
Algumas vezes, até as funções são diferentes e incompatíveis, motivo pelo qual se deve ter muito 
cuidado. O quadro a seguir compara as características típicas das principais séries de circuitos 
integrados das famílias CMOS e TTL. 
 
 74HC 4000 74 74S 74LS 74AS 74ALS ECL
Potência dissipada por 
porta lógica (mW) 2,5.10
-3 1.10-3 10 20 2 8 1,2 40 
Estática a 100kHz 0,17 0,1 10 20 2 8 1,2 40 
Retardo de propagação (ns) 8 50 9 3 9,5 1,7 4 1 
Produto velocidade -
potência a 100kHz (pJ) 1,4 5 90 60 19 13,6 4,8 40 
Taxa máx. de clock (MHz) 40 12 35 12,5 45 200 70 300 
Margemde ruído (V) 
Pior caso 0,9 1,5 0,4 0,3 0,3 0,3 0,4 0,25 
• *Todos os valores da família CMOS foram tomados com VDD = 5V. 
 
 Resumidamente, as famílias MOS são mais lentas na operação, requerem muito menos 
potência, têm uma margem de ruído melhor, uma faixa de tensão maior, e um fan-out também 
maior (o fan-out da família CMOS é completamente ilimitado, sendo restrito apenas por atrasos 
e considerações sobre o tempo de subida). 
 
ENTRADAS NÃO CONECTADAS 
Quando uma determinada entrada de um circuito TTL não é conectada é possível 
proceder de uma das formas apresentadas no exemplo da figura 10. 
A
B
S=A.B
 
+5V
A
B
S=A.B
1kΩ
 
A
B
S=A.B
 
Figura 10(a). Figura 10(b). Figura 10(c). 
 
Na figura 10(a) a entrada está desconectada (em flutuação), que age exatamente como se 
o nível lógico 1 estivesse aplicado a ela. Isto significa que, em qualquer CI TTL, todas as 
entradas serão 1 se não estiverem conectadas a nenhuma fonte de sinal lógico em relação ao 
 17
terra. Quando uma entrada estiver aberta, diz-se que a mesma está em “flutuação”. Quando não 
desejamos utilizar uma entrada essa não é a melhor opção, pois as entradas desconectadas agirão 
como uma antena, captando sinais espúrios que podem fazer com que o circuito opere 
indevidamente. 
Uma técnica mais adequada é apresenta na figura 10(b), em que tal entrada é conectada a 
uma tensão de +5V, através de um resistor de 1kΩ, forçando o nível lógico 1 nessa entrada. O 
resistor serve apenas para proteger a entrada, em caso de correntes elevadas serem geradas, em 
função de picos de tensão na fonte de energia. Uma terceira técnica é mostrada na figura 10(c), 
em que a entrada não usada é conectada a uma das entradas utilizadas. Isto é aceitável, caso o 
circuito que estiver alimentando a entrada B não venha a ter seu fan-out excedido com a conexão 
da entrada não utilizada. 
 Para as portas lógicas implementadas em tecnologia CMOS, as entradas nunca devem 
ficar desconectadas. Todas as entradas CMOS devem ser conectadas a um nível de tensão fixo 
(GND ou VDD) ou a alguma outra entrada. Uma entrada CMOS desconectada é suscetível a ruído 
e eletricidade estática que poderiam facilmente polarizar inadequadamente os MOSFETS 
podendo resultar em superaquecimento e queima. 
 
SAÍDAS DE COLETOR ABERTO E DRENO ABERTO 
 Quando um CI TTL é designado como coletor aberto isto significa que suas portas 
internas vêm de fábrica com o terminal de coletor de seu transistor de saída desconectado. A 
situação é idêntica a de uma porta dreno aberto da família CMOS. A conexão do transistor de 
saída ao VCC é feita por meio de um resistor de pull-up. 
 A Figura 11(a) ilustra o circuito TTL de coletor aberto da porta NÃO E. Observa-se na 
Figura 11(b) o resistor de pull-up (RP) externo conectando o coletor do transistor à fonte de 
alimentação VCC. A Figura 11(c) ilustra o símbolo para as saídas de coletor e dreno aberto 
segundo a notação IEEE/ANSI. 
 
x Saída
Q4
Q1
R3
VCC
R2R1
 
x Saída
Q4
Q1
R3
VCC
R2R1 VCC
RP
 
A
B
S=A.B
Figura 11(a). Figura 11(b). Figura 11(c). 
 18
 Existem situações nas quais diversos dispositivos digitais têm de compartilhar o uso de 
um único fio para transmitir um sinal. Isto significa que vários dispositivos devem ter suas saídas 
conectadas a um mesmo fio. Isto pode ser realizado somente por portas coletor aberto ou dreno 
aberto. As saídas TTL totem-pole nunca devem ser conectadas juntas, pois causará 
sobreaquecimento deteriorando a performance do dispositivo. 
 Quando várias portas com saídas de coletor aberto ou dreno aberto compartilham uma 
conexão em comum, conforme mostrado na Figura 12, o fio comum está em nível alto devido ao 
resistor de pull-up. Quando qualquer uma das saídas das portas assumirem nível baixo, haverá 
uma queda de tensão de 5V no resistor RP e o ponto de conexão comum estará em estado baixo. 
Desta forma, verifica-se que a saída comum estará em nível alto apenas quando todas as saídas 
estiverem em nível alto. Conectando as saídas desta maneira a lógica E (AND) é implementada. 
Isso é denominado conexão WIRED-AND (E de fio). 
 
VCC
RP
A S=A
B S=B
C S=C
Saída
Simboliza a conexão
wired-and 
 
Figura 12 – Operação wired-and usando portas de coletor aberto. 
 
PORTAS TRISTATE 
 A configuração tristate é um terceiro tipo de circuito de saída usado nas famílias TTL e 
CMOS. Esse tipo de saída aproveita a vantagem da operação de alta velocidade das 
configurações de saída pull-up/pull-down ao mesmo tempo permitindo que as saídas sejam 
conectadas juntas para compartilharem um fio comum. Ela é denominada tristate porque permite 
três estados na saída: alto (1), Baixo (0) e alta impedância (high Z). No estado de alta impedância 
os dois transistores, pull-up e pull-down, estão desligados de modo que o estado de saída fica em 
alta impedância tanto para o GND quanto para a tensão de alimentação. A Figura 13 ilustra esses 
três estados. 
 Dispositivos com saídas tristate apresentam uma entrada enable (habilitar). Conforme 
mostrado na Figura 12, quando enable = 1 (alto) o circuito opera normalmente como um 
inversor, porque nível alto na entrada do enable habilita a operação do dispositivo. Quando o 
 19
enable = 0 (baixo), a saída entra no estado de alta impedância tendo os dois MOSFETs de saída 
em corte. 
 
VDD
AltoBaixo
Alto Enable
A AON
OFF
 
VDD
Alto Baixo
Alto Enable
A A
ON
OFF
 
Figura 12(a) Porta NÃO tristate. 
Enable=1. Se 1A0A
____
=⇒= 
Figura 12(b) Porta NÃO tristate. 
Enable=1. Se 0A1A
____
=⇒= 
 
VDD
Alto
ou
Baixo
High Z
Baixo Enable
A A
OFF
OFF
 
Figura 12(c) Porta NÃO tristate com enable=0. Se ZhighAXA
____
=⇒= 
Onde X = don’t care, ou seja, X=0 ou X=1 (não importa o valor que A assuma) 
 
 Portas tristate são úteis, por exemplo, quando vários periféricos, cada um com seu próprio 
endereço, compartilham o mesmo barramento de dados de um controlador que utiliza um 
microprocessador. O microprocessador troca dados com o periférico A, acionando este periférico 
através de seu endereço. Os demais periféricos não devem influenciar na operação e, como 
compartilham o mesmo barramento, suas portas de saída devem permanecer em high Z, 
enquanto o microprocessador troca dados com o periférico A. 
 
INTERFACE ENTRE TTL E CMOS 
 A Figura 13 mostra uma porta lógica NÃO E, desenvolvida com tecnologia TTL, 
acionando uma porta de carga E, pertencente a família CMOS, alimentada em 5V. O resistor de 
3,3kΩ minimiza a incompatibilidade gerada por VOH(mín) = 2,4V na saída de uma porta TTL e o 
VIH(mín) = 3,5V necessário na entrada de uma porta CMOS, conforme ilustra a Figura 14. 
 Para reduzir ao máximo o tempo de comutação da porta CMOS, que é função do 
processo de carga/descarga do capacitor em sua entrada, o resistor pode ser reduzido até 330Ω. 
 20
 
+5V
TTL CMOS
3,3kΩ
 VOL( máx )
Nível 1
Nível 0
Nível
Indefinido
VOH(mín)
0V
0,4V
2,4V
5V
VIL(máx)
Nível 1
Nível 0
Nível
Indefinido
VIH(mín)
0V
1,5V
3,5V
5VVOH(máx)
VOL( mín )
Saída TTL Entrada CMOS
Figura 13 – Porta acionadora TTL e 
porta de carga CMOS. 
Figura 14 – Tensões de saída TTL comparadas 
com as tensões de entra CMOS. 
 
 A Figura 15 ilustra uma porta lógica NÃO E, desenvolvida com tecnologia CMOS e 
alimentada em 5V, acionando uma porta de carga NÃO E, pertencente a família TTL. Devido a 
baixa capacidade de corrente de CIs CMOS, a maneira mais segura de acionar uma ou mais 
portas TTL através de uma porta CMOS é utilizar um buffer CMOS, como o 74C902, o 
CD4049A (porta NÃO “bufferizada”), CD 4050A, etc. Um buffer é um CI projetado com uma 
capacidade de corrente de saída maior que a dos CIs padrão. 
 
+5V
Buffer
CMOS
Carga
TTL
Acionador
CMOS 
Figura 15 - Porta acionadora CMOS e porta de carga TTL. 
 
PERGUNTAS 
 
1) O que são famílias lógicas? 
2) Quais são as duas principais famílias lógicas de circuitos integrados digitais? 
3) Quais característicasde um circuito integrado podem identificar uma família lógica? 
4) Nos data sheets dos fabricantes existem sempre as especificações do valor mínimo, típico ou 
nominal e máximo. Por que, para o nível lógico baixo de um sinal digital, é mais importante a 
especificação do valor máximo da tensão do que de seu valor mínimo? 
5) Por que, para o nível lógico alto de um sinal digital, é mais importante a especificação do 
valor mínimo da tensão do que de seu valor máximo? 
 21
6) O que é fan-out de um circuito integrado? 
7) Em uma família lógica, as entradas de um circuito consomem uma corrente de 20mA no nível 
lógico alto e -2mA no nível lógico baixo. A capacidade máxima de corrente em cada saída no 
nível lógico alto é de 100mA. Qual é o fan-out desta família lógica? 
8) No que a margem de ruído pode influir em um circuito integrado? 
9) Por que o produto velocidade x potência deve ser levado em consideração nos circuitos 
lógicos? 
10) Por que o retardo na propagação influi no desempenho de circuitos lógicos mais complexos? 
11) Quais as vantagens e desvantagens entre as famílias de circuitos lógicos TTL e CMOS? 
13) Quais as vantagens de se utilizar o FET na família MOS? 
12) Por que o fan-out é elevado nas portas lógicas desenvolvidas com o emprego de MOSFETs 
em seus circuitos?