ATIVIDADE (A4) ARQUITETURA E ORGANIZAÇÃO

Prévia do material em texto

Revisar envio do teste: ATIVIDADE 4 (A4)
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES (ON) - 202020.00621.01 Unidade 4
Revisar envio do teste: ATIVIDADE 4 (A4) 
Usuário GABRIEL GAUDITANO
Curso CCO01042 ARQUITETURA E ORGANIZAÇAO DE COMPUTADORES
GR0120202 - 202020.ead-11039.01
Teste ATIVIDADE 4 (A4)
Iniciado 19/10/20 08:44
Enviado 19/10/20 09:03
Status Completada
Resultado da
tentativa
10 em 10 pontos 
Tempo decorrido 18 minutos
Resultados
exibidos
Respostas enviadas, Respostas corretas, Comentários
Pergunta 1
Resposta Selecionada: 
Resposta Correta: 
Feedback
da
resposta:
Um módulo de E/S, dentro da arquitetura de computadores, deve ter como
características de implementação, algumas formas de exportar suas funcionalidades
para realizar um interfaceamento entre o elemento Barramento e os próprios
dispositivos de E/S, que estão sob sua responsabilidade (STALLINGS, W.
Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice
Hall, 2010). 
Considerando as funcionalidades de um módulo hipotético de E/S, avalie as
afirmações a seguir. 
 
I. controle e temporização: fundamentais para permitir a sincronização de
acesso e uso dos dispositivos sob a coordenação do módulo de E/S. 
II. interação com o processador e dispositivos de E/S: tem o recebimento das
demandas e o envio ou o recebimento das informações a serem manipuladas. 
III. detecção de erros: como envolvem armazenamento e transmissão é
necessário um mecanismo para detecção de erros. 
IV. bufferização das informações sob manipulação: compatibilizar as taxas de
transferência entre os dispositivos e os barramentos envolvidos. 
V. clock: pulso para a sincronização das ações realizadas pela memória para
proceder a ação de leitura ou gravação das informações. 
 
Agora, assinale a alternativa que apresenta informações corretas sobre as
funcionalidades do módulo de E/S.
I, II, III e IV.
I, II, III e IV.
Resposta correta. As funções requisitadas são chamadas ações
desenvolvidas pelo módulo, sendo assim excluídas ações de são
executadas por outros módulos como no caso do sincronismo, feito pelo
clock.
Minha Área
1 em 1 pontos
GABRIEL GAUDITANO
http://anhembi.blackboard.com/
https://anhembi.blackboard.com/webapps/blackboard/execute/courseMain?course_id=_610531_1
https://anhembi.blackboard.com/webapps/blackboard/content/listContent.jsp?course_id=_610531_1&content_id=_14825102_1&mode=reset
https://anhembi.blackboard.com/webapps/portal/execute/tabs/tabAction?tab_tab_group_id=_365_1
https://anhembi.blackboard.com/webapps/login/?action=logout
Pergunta 2
Resposta Selecionada: 
Resposta Correta: 
Feedback
da
resposta:
Em máquinas escalares, que carregam a possibilidade de executar apenas uma
instrução por vez, o pipeline pode não ser atendido plenamente, devido aos conflitos
e dependências ( hazards) de dados, estrutural, ou de controle, que faz parte de sua
característica como pipeline e que as máquinas escalares não possuem(STALLINGS,
W. Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson
Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que informa corretamente sobre o mecanismo
adotado utilizado na técnica denominada execução fora de ordem.
ILP – Instruction Level Parallelism.
ILP – Instruction Level Parallelism.
Resposta correta. O mecanismo de execução fora de ordem é
associado a questão do paralelismo e ainda na ação de nível de
instrução.
Pergunta 3
Resposta Selecionada:
 
Resposta Correta:
 
Feedback
da
resposta:
A classificação dos processadores no que diz respeito à arquitetura e à organização
de computadores que tendo em comum um conjunto de instruções, possui 2
classificações denominadas CISC ( Complex Instruction Set Computer) que significa
Computador com Conjunto de Instruções Complexas e outra denominada RISC (
Reduced Instruction Set Computer) que significa Computador com Conjunto de
Instruções Reduzidas (STALLINGS, W. Arquitetura e Organização de
Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Considerando os tipos citados, avalie as afirmações a seguir. 
 
I. banco de registradores permite maior otimização de seu uso porque envolve
um maior número de GPRs ( General Purpose Registers). 
II. conjunto de instruções simples é possível aproveitar melhor os conceitos
inerentes ao sistema de pipeline justamente devido a simplicidade. 
III. banco de dados envolvendo um número maior de memória disponível e quanto
maior estes registradores, maior otimização de seu uso. 
IV. otimização de pipeline apresenta a otimização mais forte devido às próprias
características que às instruções possuem. 
V. banco de memória envolvendo um número maior de chipset e quanto maior
número destes registradores, maior é a otimização de seu uso. 
 
Agora, assinale a alternativa que apresenta informações corretas quanto aos pontos
que diferenciam os computadores baseados em metodologias CISC e RISC.
I, II e IV. 
 
 
I, II e IV. 
 
 
Resposta correta. Os pontos de diferenciação são de acordo com as
partes que envolvem a arquitetura, sem relação com banco de dados ou
banco de memória.
Pergunta 4
Um módulo de E/S dentro da arquitetura de computadores teve sua implementação
adotada para garantir a forma de exportar funcionalidades que permitam executar o
interfaceamento entre a parte externa do sistema de hardware, que é o barramento e
a parte externa que são os próprios dispositivos de E/S, conectados e sob sua
responsabilidade (STALLINGS, W. Arquitetura e Organização de Computadores.
8. ed. São Paulo: Pearson Prentice Hall, 2010). 
1 em 1 pontos
1 em 1 pontos
1 em 1 pontos
Resposta
Selecionada:
Resposta
Correta:
Feedback
da
resposta:
Das alternativas abaixo, assinale a que descreve as características sobre a forma de
manipular os módulos de E/S do tipo DMA.
a linha de endereço tem uso na transferência, para que o sistema de
memória saiba a localização de escrita dos dados transferidos.
a linha de endereço tem uso na transferência, para que o sistema de
memória saiba a localização de escrita dos dados transferidos.
Resposta correta. Cada elemento do módulo de E/S possui sua ação de
acordo com a sua denominação: portanto dados serve tanto para
configuração quanto para transferência e os de controle servem para
gerenciar a ação de interrupção.
Pergunta 5
Resposta Selecionada: 
Resposta Correta: 
Feedback
da
resposta:
Dentro do sistema de arquitetura de computadores, para a parte que executa o
armazenamento de informações e transmissão de dados, existe uma preocupação
em detectar um erro da informação a ser armazenada ou, até mesmo, corrigir os
dados em caso de erros que são detectados. Uma das formas de executar esta é
ação é através cálculo do bit de paridade (STALLINGS, W. Arquitetura e
Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Informe qual assertiva a seguir é correta para a informação a ser enviada em
conjunto com o bit de paridade par, para a palavra 01111101.
011111010.
011111010.
Resposta correta. A detecção por bit de paridade consiste em inserir no
final da sequência de bits um bit de verificação. Na sequência da
informação, se a quantidade de bits 1 for par, é adicionado o bit 0, no
final da sequência; em caso contrário, é adicionado o bit 1.
Pergunta 6
Resposta Selecionada:
 
Resposta Correta:
 
Feedback
da
resposta:
A motivação principal para o desenvolvimento de arquiteturas super-escalares
consiste na possibilidade de se executar instruções de forma paralela, o que fornece
mais agilidade, otimização e mais velocidade em atender as demandas ofertadas em
nível de instrução de máquina (STALLINGS, W. Arquitetura e Organização de
Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Das alternativas abaixo, assinale a que descreve sobre a solução adotada pelo
mecanismo renomeamento de registradores no caso de conflitos em relação à
geração de valores para o código a seguir: 
 
(i) a = b / c; 
(ii) d = a – f; 
(iii) a = g + h;(iv) i = a + e;
(i) a = b / c; 
(ii) d = a – f; 
(iii) aa = g + h; 
(iv) i = aa + e;.
(i) a = b / c; 
(ii) d = a – f; 
(iii) aa = g + h; 
(iv) i = aa + e;.
Resposta correta. A solução permite ter logo o resultado de operações
que são mais rápidas (soma e subtração) e assim ter o resultado. Então
depois são realizadas as que são mais complexas, como a divisão.
1 em 1 pontos
1 em 1 pontos
Pergunta 7
Resposta Selecionada: 
Resposta Correta: 
Feedback
da
resposta:
Existe uma ascensão em relação ao uso de paralelismo nos computadores, desde a
introdução do pipeline, que representa um pseudoparalelismo, seguindo com a
incorporação da superescalaridade, pelo paralelismo para dentro dos processadores,
tudo para ter uma melhora em termos de otimização (STALLINGS, W. Arquitetura e
Organização de Computadores. 8. ed. São Paulo: Pearson Prentice Hall, 2010). 
Considerando a tendência de sair do limite de uso do paralelismo em nível de
instrução, o uso a nível de threads e de núcleos, avalie as afirmações a seguir. 
 
I. com o nível de threads, o processador tem condições de escalonar threads na
ocorrência de conflitos no pipeline. 
II. um escalonamento em nível de hardware, torna-se muito menos eficiente, se
compararmos com o escalonamento realizado pelo sistema operacional. 
III. o paralelismo em nível de núcleos, incorpora a ideia das máquinas
multiprocessadores, sendo cada núcleo independente. 
IV. o uso de processadores vetoriais consiste em um modelo com execução em
série, dotado de pipeline, do tipo SIMD. 
V. quando não se limita às abstrações arquiteturais, existe o paralelismo em nível
de aplicações, por exemplo, o paralelismo em nível de dados. 
 
Agora, assinale a alternativa com os itens corretos das tendências em nível de
paralelismo.
I, III e V.
I, III e V.
Resposta correta. Em aplicações de novas tendências, as escolhas
decorrem em serem utilizadas quando são menos complexas e mais
rápidas.
Pergunta 8
Resposta
Selecionada:
Resposta Correta:
Feedback
da
resposta:
Na abordagem de software para otimização do banco de registradores há
necessidade de uso maior dos registradores usados pelo compilador 
PORQUE 
realizam armazenamento das variáveis que são mais utilizadas. 
 
Analisando as afirmações acima, conclui-se que:
As duas afirmações são verdadeiras, e a segunda justifica a
primeira.
As duas afirmações são verdadeiras, e a segunda justifica a
primeira.
Resposta correta. O banco de registradores tem maior desempenho
quando recorre ao reaproveitamento de informações que estão
armazenadas e assim fornecem mais rapidez.
Pergunta 9
Na arquitetura de computadores, o uso de um módulo de E/S foi idealizado para
implementar a forma como ocorre a exportação da funcionalidade de interfaceamento
entre elementos, denominados como barramento (parte interna) e os próprios
dispositivos de E/S (parte externa), sob sua responsabilidade (STALLINGS, W.
Arquitetura e Organização de Computadores. 8. ed. São Paulo: Pearson Prentice
Hall, 2010). 
Das alternativas abaixo, assinale a que descreve as características sobre as formas
de manipular os módulos de E/S.
1 em 1 pontos
1 em 1 pontos
1 em 1 pontos
Segunda-feira, 19 de Outubro de 2020 09h05min33s BRT
Resposta
Selecionada:
Resposta
Correta:
Feedback
da
resposta:
DMA (Acesso Direto à Memória): a transferência para a memória é
realizada diretamente pelo módulo de E/S.
DMA (Acesso Direto à Memória): a transferência para a memória é
realizada diretamente pelo módulo de E/S.
Resposta correta. As formas de manipular são apenas de 3 tipos,
conforme descrito, porém não existe a interferência direta pelo usuário
do equipamento que manipula o dispositivo externo.
Pergunta 10
Resposta
Selecionada:
Resposta Correta:
Feedback
da
resposta:
Manipular um módulo de E/S através da forma de E/S programada consiste em maior
consumo computacional 
PORQUE 
Existe um evento que fica no aguardo de espera, sem processamento efetivo. 
 
Analisando as afirmações acima, conclui-se que:
As duas afirmações são verdadeiras, e a segunda justifica a
primeira.
As duas afirmações são verdadeiras, e a segunda justifica a
primeira.
Resposta correta. Com o uso da forma de manipulação por E/S
programada, ocorre um evento de espera (e então o consumo de
recurso) por algo que pode ou não acontecer.
← OK
1 em 1 pontos
javascript:launch('/webapps/gradebook/do/student/viewAttempts?course_id=_610531_1&method=list&nolaunch_after_review=true');