Teste_ Atividade para avaliação - Semana 5 Organização de computadores 2020

Prévia do material em texto

ORGANIZAÇÃO DE COMPUTADORES Testes A�vidade para avaliação - Semana 5
A�vidade para avaliação - Semana 5
Iniciado: 8 nov em 12:03
Instruções do teste
Salvando... 
Olá, alunos e alunas!
Esta a�vidade possui múl�pla escolha. Para respondê-la:
Pronto! Sua a�vidade já está registrada no AVA.
ATIVIDADE PARA AVALIAÇÃO
Consulte os gabaritos dessa disciplina no menu lateral.
Selecione, com o mouse, a alterna�va que você considerar correta;1.
Repare que, ao selecionar uma alterna�va, as seleções anteriores são desmarcadas;2.
Após selecionar a resposta correta em todas as questões, vá até o fim da página e clique em
“Enviar teste”.
3.
2 ptsPergunta 1
Afirma�vas II, III e V.
Afirma�vas, I, III e V.
Afirma�vas III, IV e VI.
Afirma�vas I, III e VI.
Afirma�vas II, III e VI.
Com relação ao ciclo de execução de uma instrução, quais afirma�vas abaixo são verdadeiras.
 
Podemos dizer que o ciclo de execução de uma instrução tem as seguintes etapas:
busca da instrução, decodificação, cálculo dos endereços, busca de operandos,
execução e armazenamento do resultado da execução.
I.
Durante a etapa de decodificação, os bits menos significa�vos do campo de operando
da instrução são usados pela Unidade de Controle para gerar os sinais de controle que
irão gerenciar o processador na execução da instrução.
II.
Durante a operação de busca de instrução, os registradores Contador de Programa
(PC), Registrador de Endereço de Memória (MAR), Registrador de Buffer de Memória
(MBR) e Registador de Instrução, são necessários.
III.
Durante a etapa de execução, sempre é necessário o acesso à memória para leitura de
dados
IV.
Em um ciclo indireto, o operando que está na instrução é na verdade um endereço do
operando a ser processado, precisando para isto, mais uma leitura de memória.
V.
2 ptsPergunta 2
Afirma�vas I, III e VI.
Afirma�vas II, IV e VI.
Afirma�vas, I, III e V.
Afirma�vas I, II e III.
Afirma�vas II, III e IV.
Com relação aos problemas de conflitos encontrados em processadores RISC que u�lizam
pipeline, quais afirma�vas abaixo são verdadeiras:
 
O conflito (hazard) estrutural ou de recursos em um processador com pipeline,
acontece quando duas ou mais instruções necessitam do mesmo dado que está sendo
calculado por outra instrução que ainda está no pipeline. Estes hazards são evitados
no projeto do processador e de seu conjunto de instruções. 
I.
O conflito (hazard) de dados ocorre quando uma instrução que está no estágio de
execução, necessita de um valor calculado por outra instrução, que ainda está no
pipeline e pode ser evitado de 3 maneiras: a) usando instruções NOP entre estas
instruções de modo a permi�r que o dado esteja armazenado quando for lido, b)
adiantar a execução da instrução que gera o resultado necessário, de modo a permi�r
que o dado já esteja armazenado quando for lido; e c) usar um hardware de
adiantamento de dados que permite que o resultado seja usado antes que seja
armazenado. 
II.
O conflito (hazard) de controle existe quando os sinais de controle gerados pela
Unidade de Controle, para duas instruções, são direcionados para o mesmo recurso.
Para minimizar isto, podemos ter um projeto onde os recursos que tenham
concorrência possam ser duplicados ou tenham sua u�lização priorizada.
III.
O conflito (hazard) estrutural ou de recursos em um processador com pipeline,
acontece quando duas ou mais instruções necessitam do mesmo recurso (ULA,
memória, registradores etc.) ao mesmo tempo e são evitados no projeto do
processador e de seu conjunto de instruções.
IV.
O conflito (hazard) de dados ocorre quando duas ou mais instruções necessitam de um
valor que está armazenando na memória ou em um registrador e pode ser evitado
u�lizando memórias e registradores com duas portas de saída.
V.
O conflito (hazard) de controle é gerado quando temos um salto condicional e a opção
da próxima instrução a ser executada após o salto não é a certa. Quando isto ocorre, é
necessário esvaziar o pipeline e começar a executar o caminho correto. Para minimizar
isto, podemos antecipar a execução do salto condicional, desde que não cause um
hazard de dados, e ou u�lizar algoritmos de previsão de desvio.
VI.
2 ptsPergunta 3
Existe dependência entre as instruções 1 e 3, entre $t1 e $t2 e podemos resolver trocando a
ordem de 1 com 3.
Existe dependência entre as instruções 2 e 3, entre $t1 e $t2 e podemos resolver trocando a
ordem de 3 com 4.
Existe dependência entre as instruções 2 e 4, entre $t0 e $t2 e podemos resolver trocando a
ordem de 1 com 2.
Não temos nenhuma dependência de dados entre as instruções, pois todos os valores estão
disponíveis em um ciclo de clock após a execução das instruções.
Existe dependência entre as instruções 1 e 2, entre $t1 e $t2 e podemos resolver trocando a
ordem de 1 com 2.
Quais alterna�va é verdadeira para o problema abaixo:
O trecho de código, da arquitetura MIPS com pipeline, abaixo faz a troca entre dois elementos
de um vetor. Existe algum conflito (hazard) de dados neste trecho? Se sim, como é possível
resolver o conflito alterando as ordens das instruções, mas mantendo a funcionalidade do
código?
 
1 lw $t0, 0($t1) # $t1 tem endereço base do vetor e $t0 recebe vetor[i]
2 lw $t2, 4($t1) # $t2 recebe vetor[i+1]
3 sw $t2, 0($t1) # vetor[i] recebe conteúdo de vetor[i+1] que está em $t2
4 sw $t0, 4($t1) # vetor[i+1] recebe conteúdo de vetor[i] que está em $t0
 
Alterna�vas:
2 ptsPergunta 4
Afirma�vas I, III e VI.
Afirma�vas, I, IV e V.
Afirma�vas II, III e V.
Afirma�vas I, III e IV.
Afirma�vas III, V e VI.
Quais das afirma�vas abaixo são verdadeiras:
O desdobramento (unrolling) de loops tem como obje�vo:
Aumentar os acertos em acessos aos recursos de memória (registradores, caches de
dados e TLB).
I.
Diminuir a quan�dade de memória necessária para armazenar o loop.II.
Aumentar o número de iterações de modo a evitar os conflitos (hazards) de recursos
que possam aparecer na execução do loop. 
III.
Aumentar o paralelismo de instruções de modo a melhorar o uso dos recursos em
arquiteturas pipeline super escalares.
IV.
Possibilitar a redução da carga de trabalho do loop, pela redução de vezes de execução
de algumas instruções.
V.
Diminuir a interação entre as instruções load/store e as instruções aritmé�cas e
lógicas, em uma arquitetura superescalar
VI.
2 ptsPergunta 5
6,22
1,78
7,22
5,0
2,78
Considerando um processador RISC com pipeline de 5 estágios, qual seria o speedup (fator de
aceleração) de em comparação a um processador CISC, para a execução de 10 instruções que
u�lizem todos os estágios do pipeline, sabendo-se que o tempo para execução no RISC e no
CISC é de 5 t e que t é o tempo de cada estágio de pipeline:
Enviar teste
perguntas
 Pergunta 1
 Pergunta 2
 Pergunta 3
 Pergunta 4
 Pergunta 5
1
Página inicial
Avisos
Módulos
A�vidades
Notas
Gabaritos
Referências da
disciplina
Agenda Lives
Orientações
Gerais para
Avaliação
Normas
Acadêmicas
Calendário
Acadêmico
Projeto
Pedagógico
Manual do Aluno
Tutoriais
138
https://cursos.univesp.br/courses/3214
https://cursos.univesp.br/courses/3214
https://cursos.univesp.br/courses/3214/quizzes
https://cursos.univesp.br/courses/3214/quizzes
https://cursos.univesp.br/courses/3214/quizzes/13131
https://cursos.univesp.br/courses/3214/quizzes/13131
https://cursos.univesp.br/courses/3214
https://cursos.univesp.br/courses/3214/announcements
https://cursos.univesp.br/courses/3214/modules
https://cursos.univesp.br/courses/3214/assignments
https://cursos.univesp.br/courses/3214/grades
https://cursos.univesp.br/courses/3214/external_tools/5289
https://cursos.univesp.br/courses/3214/external_tools/5292
https://cursos.univesp.br/courses/3214/external_tools/6168
https://cursos.univesp.br/courses/3214/external_tools/5290
https://cursos.univesp.br/courses/3214/external_tools/130
https://cursos.univesp.br/courses/3214/external_tools/3702
https://cursos.univesp.br/courses/3214/external_tools/5291
https://cursos.univesp.br/courses/3214/external_tools/3298https://cursos.univesp.br/courses/3214/external_tools/3747
https://cursos.univesp.br/profile
https://cursos.univesp.br/
https://cursos.univesp.br/courses
https://cursos.univesp.br/groups
https://apps.univesp.br/manual-do-aluno/calendario-academico
https://cursos.univesp.br/conversations