2ª Lista de Exercícios sobre Operações e Portas Lógicas

Prévia do material em texto

Alcides Tiago Medeiros Dantas 
Lista de Exercícios 4 – Operações e Portas Lógicas 
 
 
 
Q1) Um aluno de Sistemas Digitais projetou um circuito somador completo, porém, 
quando teve de implementar esse circuito na prática, descobriu que no laboratório 
havia apenas portas NAND de duas entradas. Mesmo assim, ele produziu o circuito. 
Mostre como foi a solução que o aluno encontrou. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Circuito somador completo usando apenas portas NAND de duas entradas 
 
 
Q2) E se, como na questão anterior, fosse necessário construir um circuito subtrator 
completo, usando apenas portas NOR de duas entradas, como seria o projeto? 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Circuito subtrator completo usando apenas portas NOR de duas entradas 
 
Q3) Projete um circuito capaz de realizar a soma de dois números binários de 8 bits, 
usando o projeto original de um circuito somador completo, n vezes. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Q4) Projete um circuito capaz de gerar a seguinte expressão: 
se (A < B) então S <= 1, caso contrário, S<=0; 
Considere A e B dois números binários de 4 bits, escritos em complemento de 2, 
pertencente ao conjunto dos números inteiros 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
A imagem acima expõe o circuito que compara dois números binários de 4 bits e informa 
qual é o maior entre eles. 
 
Q5) Imagine uma calculadora digital que opere com dois números naturais de 4 bits. 
Projete o circuito capaz de gerar a soma desses dois números e indique, em uma saída 
chamada OVERFLOW, quando o resultado não pode ser representado com 4 bits. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Figura – Quando a soma é feita entre 1000 e 1000, só é possível representar o resultado utilizando 5 bits, que é o caso do 
número 10000. Por isso o overflow é assinalado em uma saída específica na imagem acima. 
 
 
Q6) Repita o problema anterior, para o caso em que os dois números de 4 bits sejam 
inteiros, escritos em complemento de 2. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Q7) Será que um circuito somador, capaz de somar números naturais é também capaz de 
somar números inteiros? Demonstre que sim ou que não, em um exemplo de dois 
números de 3 bits cada. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Não é possível um mesmo circuito somador 
capaz de realizar a soma de naturais e 
inteiros, visto que os resultados podem ser 
diferentes, além de que o modo de tratar o 
Overflow é diferente em cada caso. Segue 
exemplo de uma soma em cada situação 
para verificar a diferença: 
 
Soma de naturais: 100 (4) + 010 (2) = 110 (6) 
Soma de inteiros: 100 (-0) + 010 (2) = 110 (-2) 
 
 
 
 
 
Q8) Será que um circuito somador, capaz de somar números naturais é também capaz de 
subtrair números naturais? E inteiros? Qual o impacto dessa abordagem no overflow? 
Demonstre os problemas enfrentados por essa abordagem. 
Dica: lembre-se que A-B = A+(-B) 
 
 Tabela verdade da Soma Tabela verdade da Subtração 
 
 
 Observando as tabelas verdade da soma e da subtração acima, podemos perceber diversas 
diferenças entre seus resultados para os mesmos bits de entrada. Desse modo, ao montar um 
circuito somador, pode-se perceber as diferenças dele para um circuito subtrator, logo não é 
possível utilizar um circuito somador de números naturais para subtrair números naturais. 
Considerando agora o fator dos números inteiros, temos que não é possível usar um 
circuito somador de números naturais para subtrair números inteiros, visto que diferentemente dos 
naturais, na representação de números inteiros precisamos considerar um dos bits sendo de sinal e 
utilizar um dos modos de representação, seja o sinal-magnitude ou o complemento de 2. 
O impacto dessa abordagem no overflow se dá a partir do momento que o modo de 
representá-lo varia de um circuito de números natruais para um circuito de números inteiros, visto 
que no circuito de números naturais basta conectar o overflow ao “vai 1” do último bit à esquerda, 
e no circuito de números inteiros, é preciso incluir um circuito especificamente para representar o 
overflow. 
 
Q9) Considere um circuito somador de 3 bits (duas entradas, cada uma com 3 bits), como 
mostrado a seguir. Sem alterar esse circuito internamente (bloco quadrado no 
diagrama), como podemos fazer uma operação de subtração usando esse circuito e 
mais algumas portas?
Vem 1 Bit A Bit B Soma Vai 1 
0 0 0 0 0 
0 0 1 1 0 
0 1 0 1 0 
0 1 1 0 1 
1 0 0 1 0 
1 0 1 0 1 
1 1 0 0 1 
1 1 1 1 1 
Vem 1 Bit A Bit B Subtração Vai 1 
0 0 0 0 0 
0 0 1 1 1 
0 1 0 1 1 
0 1 1 0 1 
1 0 0 1 0 
1 0 1 0 0 
1 1 0 0 0 
1 1 1 1 1 
 
 
 
 
Q10) Para projetar um circuito combinacional partimos, mormente, de uma tabela verdade. 
Essa tabela pode ter n entradas e m saídas. Essa técnica é comum para implementação 
de codificadores digitais. Um código BCD é um conjunto de palavras binárias (números 
de um determinado tamanho) que correspondem a um valor decimal (0 a 9). Esse é 
um código, geralmente de 4 bits, com os pesos de cada bit determinados pela posição 
em que se encontram. Podemos dizer, por exemplo, que o BCD 8421 tem peso 8 para 
o bit mais significativo, seguido do 4, do 2 e, finalmente, o bit menos significativo, vale 
1. Esse é bem simples para nós, pois basta converter a representação do símbolo 
decimal, em binário. Mas existem outros códigos BCD. Um deles, por exemplo, é 
mostrado a seguir, o BCD 7421. Projete um circuito capaz de receber um dado em BCD 
7421 e codificá-lo em BCD 8421. 
 
DECIMAL 
BCD 
7 4 2 1 
0 0 0 0 0 
1 0 0 0 1 
2 0 0 1 0 
3 0 0 1 1 
4 0 1 0 0 
5 0 1 0 1 
6 0 1 1 0 
7 1 0 0 0 
8 1 0 0 1 
9 1 0 1 0 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
CODIFICADOR 
BCD7421→BCD8421 B
C
D
 7
42
1
 
B
C
D
 8
42
1
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
A imagem acima mostra a conversão do número 1010 em BCD7421 para BCD8421, que resulta em 
1001. 
 
 
Q11) Um dos principais códigos digitais é o Gray. A característica básica desse código é que 
entre uma palavra e outra, adjacente, desse código, há apenas a mudança de um bit. 
Projete um circuito codificador binário de 4 bits para Gray de 4 bits. O código Gray está 
mostrado a seguir. 
 
VALOR DECIMAL CÓDIGO GRAY 
0 0 0 0 0 
1 0 0 0 1 
2 0 0 1 1 
 
 
3 0 0 1 0 
4 0 1 1 0 
5 0 1 1 1 
6 0 1 0 1 
7 0 1 0 0 
8 1 1 0 0 
9 1 1 0 1 
10 1 1 1 1 
11 1 1 1 0 
12 1 0 1 0 
13 1 0 1 1 
14 1 0 0 1 
15 1 0 0 0 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Q12) Um display de sete segmentos é um conjunto de leds (diodos emissores de luz) 
disposto de tal forma a desenhar os números. Um desses displays pode ser visto, 
esquematicamente, a seguir. Cada segmento é identificado por uma letra. 
 
 
 
 
 
Faça uma tabela verdade de um codificador BCD8421 para 7-segmentos. Ignore o 
ponto (DP). Use o seguinte esquema: 0 1 3 4 7 8 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Q13) Mostre o circuito simplificado capaz de acender o led G do exercício anterior. Faça o 
mesmo para o led D. 
 
 
 
 
 
G = A + C~D + B~C + ~BC 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
a b c d A B C D E F G 
0 0 0 0 1 1 1 1 1 1 0 
0 0 0 1 0 1 1 0 0 0 0 
0 0 1 0 1 1 0 1 1 0 1 
0 0 1 1 1 1 1 1 0 0 1 
0 1 0 0 0 1 1 0 0 1 1 
0 1 0 1 1 0 1 1 0 1 1 
0 1 1 0 1 0 1 1 1 1 1 
0 1 1 1 1 1 1 0 0 0 0 
1 0 0 0 1 1 1 1 1 1 1 
1 0 0 1 1 1 1 1 0 1 1 
1 0 1 0 X X X X X X X 
1 0 1 1 X X X X X X X 
1 1 0 0 X X X X X X X 
1 1 0 1 X X X X X X X 
1 1 1 0 X X X X X X X 
1 1 1 1 X X X X X X X 
 00 01 11 10 
00 1 1 
01 1 1 1 
11 X X X X 
10 1 1 X X 
CD 
1 
1 
AB 
1 
1 
1 
Circuito capaz de acender o led G 
 
Mapa K do “G” 
gerado a partir da 
tabela do exercício 
anterior. 
 
 
 
 
 
 
 
D = A + C~D + ~B~D + B~CD + ~BC 
 
 
 
 
 
 
 
 
 
 
 
Q14) Considere os dois exercíciosanteriores e faça a tabela verdade de um codificador 
binário para 7 segmentos, considerando a saída mostrando os valores em 
hexadecimal. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Q15) Considere um número binário de 4 bits, em complemento de 2, e mostre em um 
conjunto de displays de 7 segmentos, com dois algarismos, como mostrado a seguir. 
 00 01 11 10 
00 1 1 1 
01 1 1 
11 X X X X 
10 1 1 X X 
a b c d A B C D E F G 
0 0 0 0 1 1 1 1 1 1 0 
0 0 0 1 0 1 1 0 0 0 0 
0 0 1 0 1 1 0 1 1 0 1 
0 0 1 1 1 1 1 1 0 0 1 
0 1 0 0 0 1 1 0 0 1 1 
0 1 0 1 1 0 1 1 0 1 1 
0 1 1 0 1 0 1 1 1 1 1 
0 1 1 1 1 1 1 0 0 0 0 
1 0 0 0 1 1 1 1 1 1 1 
1 0 0 1 1 1 1 1 0 1 1 
1 0 1 0 1 1 1 0 1 1 1 
1 0 1 1 0 0 1 1 1 1 1 
1 1 0 0 1 0 0 1 1 1 0 
1 1 0 1 0 1 1 1 1 0 1 
1 1 1 0 1 0 0 1 1 1 1 
1 1 1 1 1 0 0 0 1 1 1 
CD 
1 
1 
AB 
1 
1 
1 
1 
1 1 
1 
Circuito capaz de acender o led D 
 
Mapa K do “D” 
gerado a partir da 
tabela do exercício 
anterior. 
 
 
 
Mostre a tabela verdade contendo todos os casos de um codificador. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Q16) Como nos exercícios anteriores, mostre a tabela verdade de um codificador de um 
número binário de 5 bits, escrito em complemento de 2, para ser mostrado em um 
conjunto de 3 displays de 7 segmentos. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Nº Bin C’2 A B C D E F G | A B C D E F G 
0 0 0 0 +0 1 1 1 1 1 1 0 | 1 1 1 1 1 1 0 
0 0 0 1 +1 1 1 1 1 1 1 0 | 0 1 1 0 0 0 0 
0 0 1 0 +2 1 1 1 1 1 1 0 | 1 1 0 1 1 0 1 
0 0 1 1 +3 1 1 1 1 1 1 0 | 1 1 1 1 0 0 1 
0 1 0 0 +4 1 1 1 1 1 1 0 | 0 1 1 0 0 1 1 
0 1 0 1 +5 1 1 1 1 1 1 0 | 1 0 1 1 0 1 1 
0 1 1 0 +6 1 1 1 1 1 1 0 | 1 0 1 1 1 1 1 
0 1 1 1 +7 1 1 1 1 1 1 0 | 1 1 1 0 0 0 0 
1 0 0 0 -8 0 0 0 0 0 0 1 | 1 1 1 1 1 1 1 
1 0 0 1 -7 0 0 0 0 0 0 1 | 1 1 1 0 0 0 0 
1 0 1 0 -6 0 0 0 0 0 0 1 | 1 0 1 1 1 1 1 
1 0 1 1 -5 0 0 0 0 0 0 1 | 1 0 1 1 0 1 1 
1 1 0 0 -4 0 0 0 0 0 0 1 | 0 1 1 0 0 1 1 
1 1 0 1 -3 0 0 0 0 0 0 1 | 1 1 1 1 0 0 1 
1 1 1 0 -2 0 0 0 0 0 0 1 | 1 1 0 1 1 0 1 
1 1 1 1 -1 0 0 0 0 0 0 1 | 0 1 1 0 0 0 0 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Nº Bin C’2 A B C D E F G | A B C D E F G | A B C D E F G 
0 0 0 0 0 +0 1 1 1 1 1 1 0 | 1 1 1 1 1 1 0 | 1 1 1 1 1 1 0 
0 0 0 0 1 +1 1 1 1 1 1 1 0 | 1 1 1 1 1 1 0 | 0 1 1 0 0 0 0 
0 0 0 1 0 +2 1 1 1 1 1 1 0 | 1 1 1 1 1 1 0 | 1 1 0 1 1 0 1 
0 0 0 1 1 +3 1 1 1 1 1 1 0 | 1 1 1 1 1 1 0 | 1 1 1 1 0 0 1 
0 0 1 0 0 +4 1 1 1 1 1 1 0 | 1 1 1 1 1 1 0 | 0 1 1 0 0 1 1 
0 0 1 0 1 +5 1 1 1 1 1 1 0 | 1 1 1 1 1 1 0 | 1 0 1 1 0 1 1 
0 0 1 1 0 +6 1 1 1 1 1 1 0 | 1 1 1 1 1 1 0 | 1 0 1 1 1 1 1 
0 0 1 1 1 +7 1 1 1 1 1 1 0 | 1 1 1 1 1 1 0 | 1 1 1 0 0 0 0 
0 1 0 0 0 +8 1 1 1 1 1 1 0 | 1 1 1 1 1 1 0 | 1 1 1 1 1 1 1 
0 1 0 0 1 +9 1 1 1 1 1 1 0 | 1 1 1 1 1 1 0 | 1 1 1 1 0 1 1 
0 1 0 1 0 +10 1 1 1 1 1 1 0 | 0 1 1 0 0 0 0 | 1 1 1 1 1 1 0 
0 1 0 1 1 +11 1 1 1 1 1 1 0 | 0 1 1 0 0 0 0 | 0 1 1 0 0 0 0 
0 1 1 0 0 +12 1 1 1 1 1 1 0 | 0 1 1 0 0 0 0 | 1 1 0 1 1 0 1 
0 1 1 0 1 +13 1 1 1 1 1 1 0 | 0 1 1 0 0 0 0 | 1 1 1 1 0 0 1 
0 1 1 1 0 +14 1 1 1 1 1 1 0 | 0 1 1 0 0 0 0 | 0 1 1 0 0 1 1 
0 1 1 1 1 +15 1 1 1 1 1 1 0 | 0 1 1 0 0 0 0 | 1 0 1 1 0 1 1 
1 0 0 0 0 -16 0 0 0 0 0 0 1 | 0 1 1 0 0 0 0 | 1 0 1 1 1 1 1 
1 0 0 0 1 -15 0 0 0 0 0 0 1 | 0 1 1 0 0 0 0 | 1 0 1 1 0 1 1 
1 0 0 1 0 -14 0 0 0 0 0 0 1 | 0 1 1 0 0 0 0 | 0 1 1 0 0 1 1 
1 0 0 1 1 -13 0 0 0 0 0 0 1 | 0 1 1 0 0 0 0 | 1 1 1 1 0 0 1 
1 0 1 0 0 -12 0 0 0 0 0 0 1 | 0 1 1 0 0 0 0 | 1 1 0 1 1 0 1 
1 0 1 0 1 -11 0 0 0 0 0 0 1 | 0 1 1 0 0 0 0 | 0 1 1 0 0 0 0 
1 0 1 1 0 -10 0 0 0 0 0 0 1 | 0 1 1 0 0 0 0 | 1 1 1 1 1 1 0 
1 0 1 1 1 -9 0 0 0 0 0 0 1 | 1 1 1 1 1 1 0 | 1 1 1 1 0 1 1 
1 1 0 0 0 -8 0 0 0 0 0 0 1 | 1 1 1 1 1 1 0 | 1 1 1 1 1 1 1 
1 1 0 0 1 -7 0 0 0 0 0 0 1 | 1 1 1 1 1 1 0 | 1 1 1 0 0 0 0 
1 1 0 1 0 -6 0 0 0 0 0 0 1 | 1 1 1 1 1 1 0 | 1 0 1 1 1 1 1 
1 1 0 1 1 -5 0 0 0 0 0 0 1 | 1 1 1 1 1 1 0 | 1 0 1 1 0 1 1 
1 1 1 0 0 -4 0 0 0 0 0 0 1 | 1 1 1 1 1 1 0 | 0 1 1 0 0 1 1 
1 1 1 0 1 -3 0 0 0 0 0 0 1 | 1 1 1 1 1 1 0 | 1 1 1 1 0 0 1 
1 1 1 1 0 -2 0 0 0 0 0 0 1 | 1 1 1 1 1 1 0 | 1 1 0 1 1 0 1 
1 1 1 1 1 -1 0 0 0 0 0 0 1 | 1 1 1 1 1 1 0 | 0 1 1 0 0 0 0 
 
 
Q17) Um circuito multiplexador é um circuito combinacional capaz de selecionar 1 de n 
entradas e mostrá-la na saída. Por exemplo, um multiplexador de dois canais (2 
entradas) é visto no diagrama abaixo, usando uma de suas representações possíveis, 
mas com uma transparência capaz de revelar o que está dentro do circuito. 
Nesse caso, o Seletor, estando em 0, fará com que o valor lógico que está no 
Canal 0 seja transferido para a Saída. Já se o Seletor estiver em 1, a Saída será 
o valor lógico que está no Canal 1. Seguindo o exemplo, projete um circuito 
multiplexador de 4 canais. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Q18) Um circuito demultiplexador realiza a tarefa inversa do circuito multiplexador. Ele tem 
uma única entrada e diversas saídas. O(s) bit(s) de seleção informam para onde a 
entrada será espelhada. Projete um circuito demultiplexador de 8 saídas. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Q19) Considere um circuito que realize as operações lógicas AND, OR, NAND, NOR, XOR, 
XNOR de forma independente, mas simultaneamente, entre duas entradas A e B, 
comuns a todos. Agora interligue um multiplexador capaz de selecionar uma das 
operações a serem realizadas para a saída. Nesse esquema, indique qual seria o valor 
do seletor para cada uma das operações. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Multiplexador que seleciona uma das operações lógicas.