Baixe o app para aproveitar ainda mais
Prévia do material em texto
FACULDADE ESTÁCIO VITÓRIA - FESV CURSO DE GRADUAÇÃO EM ENGENHARIA EMERSON COSTA PABLO DO ROSÁRIO RAMALHO SHELTON NUNES PERES Projeto Circuitos Digitais PROFESSOR: CLAUDOMIRO SILVA CHRISTO VITÓRIA 2019 PROJETAR UM SOMADOR COM 3 BITS DE ENTRADA (1 DE SINA E 2 DE MAGNITUDE) E 4 BITS DE SAÍDA (1 DE SINAL E 3 DE MAGNITUDE) SINAL = 0 = + (POSITIVO) E SINAL = 1 = - (NEGATIVO) RESUMO Para montar o projeto serão utilizados os conceitos de Meio Somador, Somador Completo, Complemento de 1, Complemento de 2 e Porta XOR 1.0 ENTRADAS As entradas “Sinal A; A0; A1” formam a 1ª entrada de números decimais As entradas “Sinal B; B0; B1” formam a 2ª entrada de números decimais 2.0 SAÍDAS As saídas “Sinal; S3; S2 e S1 representam o resultado da soma entre as duas entradas 3.0 PORTA XOR OU “OU EXCLUSIVO” 3.1 Definição: Ou exclusivo ou disjunção exclusiva, conhecido geralmente por XOR ou por EXOR (também XOU ou EOU), é uma operação lógica entre dois operandos que resulta em um valor lógico verdadeiro se e somente se o número de operandos com valor verdadeiro for ímpar. Pode ser sintetizado como um detector de diferenças entre operandos lógicos. 3.2 Símbolo: 3.3 Tabela Verdade: Porta XOR A B S 0 0 0 0 1 1 1 0 1 1 1 0 3.4 Mapa de Karnaugh: S = 3.5 Expressão Booleana: 𝑺 = 𝑨.̅ 𝑩 + 𝑨. �̅� = 𝑨 ⊕ 𝑩 4.0 MEIO SOMADOR (HALF ADDER) 4.1 Definição: O circuito combinacional que executa 2 bits é denominado de Meio Somador. O circuito Meio Somador consiste em 2 entradas e 2 saídas. Podemos designar as 2 entradas pelos 2 bits a serem de entrada que serão somados e as 2 saídas que são a Soma. 4.2 Tabela Verdade: A B S Cout 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 Meio Somador �̅� 𝑩 �̅� 0 1 𝑨 1 0 4.3 Mapa de Karnaugh: S = 4.4 Expressão Booleana: 𝑺 = 𝑨.̅ 𝑩 + 𝑨. �̅� = 𝑨 ⊕ 𝑩 𝑪𝑶𝑼𝑻 = 𝑨. 𝑩 4.5 Circuito: �̅� 𝑩 �̅� 0 1 𝑨 1 0 �̅� 𝑩 �̅� 0 0 𝑨 0 1 COUT = Bloco - MS MS 5.0 SOMADOR COMPLETO (FULL ADDER) 5.1 Definição: O circuito somador completo pode ser representado por três entradas, A, B e Carry de entrada, ou Carry In, que são somados e obtemos o resultado da soma, ou sinal S de saída, e Carry de Saída, ou Carry Out. A tabela verdade pode ser representada conforme a tabela a seguir para diferentes valores de entrada. Obtemos assim a função que melhor representa as saídas digitais desse circuito. As equações estão representadas abaixo. A soma é o resultado da operação de Ou Exclusivo, ou XOR entre A, B e Carry In. Carry Out é o resultado da operação OR de três diferentes resultados: da operação de (A.B), da operação (A.Cin) e (B.Cin). 5.2 Tabela Verdade: 5.3 Mapa de Karnaugh: 5.4 Expressão Booleana: 𝑺 = 𝑨.̅ 𝐵.̅ 𝑪𝑰𝑵 + �̅�. 𝑩. 𝐶𝐼𝑁̅̅ ̅̅ ̅ + 𝑨. 𝑩.̅ 𝑪𝑰𝑵̅̅ ̅̅ ̅̅ + 𝑨. 𝑩. 𝑪𝑰𝑵 = 𝑨 ⊕ 𝑩 ⊕ 𝑪𝑰𝑵 𝑪𝑶𝑼𝑻 = 𝑨. 𝐶𝐼𝑁 + 𝑩. 𝑪𝑰𝑵 + 𝑨. 𝑩 A B CIN S Cout 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Somador Completo �̅� 𝑩 �̅� 0 1 0 1 𝐴 1 0 1 0 𝑪𝑰𝑵̅̅ ̅̅ ̅̅ 𝑪𝑰𝑵 𝑪𝑰𝑵̅̅ ̅̅ ̅̅ �̅� 𝑩 �̅� 0 0 1 0 𝐴 0 1 1 1 𝑪𝑰𝑵̅̅ ̅̅ ̅̅ 𝑪𝑰𝑵 𝑪𝑰𝑵̅̅ ̅̅ ̅̅ S = COUT = 5.5 Circuito: Bloco - SC SC 6.0 COMPLEMENTO DE 1: A representação em complemento de 1 de um determinado número binário é obtida pela negação de todos seus bits. Ou seja, todo bit 0 passa a ser bit 1 e todo bit originalmente 1 passa a ser 0. Todos os n bits do número devem ser negados, mesmo o bit de sinal. Desta forma, ressalta-se que o número 0 tem duas representações: 000 (+0) e 111 (-0). A Tabela 1 apresenta os valores do complemento de 1 para números representados com 3 bits de precisão, conforme utilizado no projeto. 6.1 Aplicação no Projeto: O complemento de 1 foi aplicado no projeto devido as condições impostas para a elaboração que compõe a utilização de números binário negativos, sendo este apenas o primeiro passo do circuito para entrar em complemento de 2 que será explicado nos próximos tópicos. Na aplicação foi utilizada uma porta XOR com as entradas do bit de sinal mais o bit de magnitude do número binário, nesse caso quando o bit de sinal é negativo o bit de magnitude é barrado, e sai u seu inverso na saída. 6.2 Tabela Verdade: 𝑺 = 𝑺𝑰𝑵𝑨𝑳.̅̅ ̅̅ ̅̅ ̅̅ ̅̅ 𝑨 + 𝑺𝑰𝑵𝑨𝑳. �̅� = 𝑺𝑰𝑵𝑨𝑳 ⊕ 𝑨 *Facilmente se observa que se trata de uma porta XOR já explicada nesse material Decimal Complemento de 1 1 001 2 010 3 011 0 000 -3 100 -2 101 -1 110 -0 111 Tabela1 Sinal A S 0 0 0 0 1 1 1 0 1 1 1 0 7.0 COMPLEMENTO DE 2: A representação em complemento de 2 de um determinado número binário é obtida pela aplicação do complemento de 1 e soma-se 1 no bit menos significativo. O atrativo desta representação consiste em obter apenas uma representação para o número 000. A Tabela 2 apresenta os valores do complemento de 2 para números representados com 3 bits de precisão, conforme utilizado no projeto. 7.1 Aplicação no Projeto: Após o passo anterior os números negativos recebem o complemento de 2 no seu bit menos significativo através da utilização de um circuito Meio Somador com a entradas de Sinal mais a saída da porta XOR que recebeu o complemento de 1. Caso haja um bit de COUT é transferido para a entrada A do próximo Meio Somado em série. A saída do Meio Somador compõe o número negativo representado em complemento de 2 que vai entrar no somador completo para efetuar a operação de soma dos bits. 8.0 COMPOSIÇÃO DO 3º BIT DE MAGNITUDE: Para compor o 3º bit de magnitude é utilizado o COUT do meio somador no circuito de complemento de 2, que entra em uma porta XOR junto com o sinal de entrada, para que também seja aplicado o complemento de 2 nesse bit. 9.0 OPERAÇÃO DE SOMA: Após os bits de entrada passarem pelos circuitos de complemento de 1 e complemento de 2 eles vão para o somador Completo, como foi pedido uma entrada de 2 bits de magnitude e um de sinal com 3 bits de saída mais um de sinal foram utilizados para a operação de soma: 01 – Meio Somador para o Bits menos significativo 02 – Somadores Completos 01 – Porta XOR com 3 entradas para o bit de Sinal que recebe os bits de sinal do número A, B e o bits do COUT do último Somador Completo Caso o bit de sinal seja negativo ele ativa o conceito de complemento de 2 nos bis de saída S1, S2 e S3 para que o número volte a ser representado na sua forma normal binária. Decimal Complemento de 2 1 001 2 010 3 011 0 000 -3 101 -2 110 -1 111 Tabela 2 9.1 CIRCUITO SOMADOR DE 6 BITS 9.2 Tabela Verdade: SinalA A1 A0 SinalB B1 B0 Sinal S3 S2 S1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 1 1 0 0 1 0 0 0 1 1 0 1 0 1 0 0 0 0 1 1 1 1 0 1 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 1 1 0 0 1 0 1 1 0 1 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 1 0 1 0 0 0 0 0 0 1 1 1 0 1 0 0 1 0 0 1 1 1 1 1 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 1 1 0 0 1 0 1 0 1 0 0 0 1 0 1 0 1 1 0 0 0 0 0 0 1 0 1 1 1 1 0 0 1 0 1 1 0 0 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 0 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 0 1 1 0 1 0 1 1 1 0 1 0 0 1 0 0 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 1 1 0 0 0 1 0 1 1 1 0 1 0 0 0 1 1 1 1 0 1 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 0 1 1 1 0 1 0 1 1 0 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0 0 1 1 0 1 0 1 1 0 0 1 0 1 0 1 1 0 0 0 1 1 1 1 0 1 1 0 1 1 0 1 0 1 0 1 1 1 01 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 0 1 1 0 1 1 1 1 0 1 1 0 1 1 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 0 0 0 1 0 1 1 1 1 1 0 0 1 1 0 1 0 1 1 1 0 1 0 1 0 0 1 1 1 1 0 1 1 0 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 10.0 Referências: Site Embarcados <https://www.embarcados.com.br/tutorial-de-verilog-somador- completo/> Acesso em 29/09/2019 19:40h Site Wikipedia < https://pt.wikipedia.org/wiki/Circuito_aritm%C3%A9tico> Acesso em 29/09/2019 18:30h https://www.embarcados.com.br/tutorial-de-verilog-somador-completo/ https://www.embarcados.com.br/tutorial-de-verilog-somador-completo/ https://pt.wikipedia.org/wiki/Circuito_aritm%C3%A9tico
Compartilhar