Ed
há 12 meses
A alternativa correta que descreve o componente VHDL que permite conectar adequadamente várias entidades em um projeto é Sinal. Os sinais são usados para interconectar entidades e permitir a comunicação entre elas.
Já tem uma conta?
Ao continuar, você aceita os Termos de Uso e Política de Privacidade