ARQUITETURA DE COMPUTADORES E MICROCONTROLADORES Atividade 2 (A2)

Prévia do material em texto

Minhas Disciplinas 202210.ead-29782214.06 - ARQUITETURA DE COMPUTADORES E MICROPROCESSADORES - GR0113
UNIDADE 2 Atividade 2 (A2)
Iniciado em domingo, 20 mar 2022, 11:38
Estado Finalizada
Concluída em domingo, 20 mar 2022, 11:59
Tempo
empregado
20 minutos 16 segundos
Avaliar 9,00 de um máximo de 10,00(90%)
Questão 1
Correto
Atingiu 1,00 de 1,00
Para a utilização do barramento e de alguns dispositivos de I/O (Input/Output– em português, entrada/saída); e, também, de serviços
baseados em conexão das redes de comunicação de dados, adota-se um mecanismo denominado handshake. Com o
handshake,garante-se que ou o dispositivo ou o canal poderá ser utilizado por aquele que conseguiu fechar a conexão. 
Para esta questão, sequencie as etapas listadas a seguir, do ponto de vista do solicitante da conexão, de acordo com a ordem em que
ocorrem.
(_) Envio de um sinal de requisição de uso (REQ).
(_) Envio de um sinal ACK.
(_) Espera de um sinal de concessão de uso (ACK).
(_) Envio das informações.
Selecione a alternativa que contém a sequência correta.
a. 1; 3; 4; 2.
b. 1; 4; 3; 2.
c. 1; 3; 2; 4.  Resposta correta: no handhake, antes do estabelecimento da conexão, há a necessidade de
veri�car se o canal se encontra disponível para o uso. Para que isso aconteça, existe a
negociação de utilização representada pelo envio da requisição de uso; pelo recebimento da
con�rmação da disponibilidade; e pelo envio do encerramento das tratativas de conexão,
para que, somente depois, possa ser iniciado o envio das informações.
d. 4; 2; 1; 3.
e. 3; 1; 2; 4.
A resposta correta é: 1; 3; 2; 4.

NAP CPA
https://ambienteacademico.com.br/my/
https://ambienteacademico.com.br/course/view.php?id=6203
https://ambienteacademico.com.br/course/view.php?id=6203&section=3
https://ambienteacademico.com.br/mod/quiz/view.php?id=162553
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 2
Correto
Atingiu 1,00 de 1,00
Um computador é composto por vários níveis de memória. Cada nível de memória apresenta as suas particularidades em relação à
capacidade de armazenamento, ao tempo de acesso, à complexidade do circuito e ao custo de implementação. Para esta questão,
numere os tipos de memória abaixo apresentados, iniciando, com o valor 1, pela memória que estiver mais próxima ao processador
dentro de um computador normalmente vendido:
(_) Pendrive USB;
(_) GPR;
(_) SRAM;
(_) DDR4.
Assinale a alternativa que apresente a sequência correta.
a. 4; 3; 2; 1.
b. 3; 4; 1; 2.
c. 1; 2; 3; 4.
d. 2; 1; 4; 3.   Resposta correta: o nível mais alto da hierarquia de memória é representado pelos
registradores, como os GPRs. O segundo nível é representado pela memória cache,
implementada com memórias do tipo SRAM. A memória principal, geralmente implementada
com memórias DDR, ocupa o terceiro nível da hierarquia de memória. Por �m, temos a
memória secundária, que, no caso, é representada por um pendrive USB.
e. 2; 4; 1; 3.
A resposta correta é: 2; 1; 4; 3. 

NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 3
Correto
Atingiu 1,00 de 1,00
A técnica denominada pipeline consiste em tentar antecipar o início de uma nova instrução antes que a instrução anterior não tenha
sido completada. 
Porém, poderão acontecer alguns con�itos: por exemplo, uma instrução pode necessitar da transferência de operandos a partir da
memória, enquanto outra pode demandar a gravação na memória. Outro exemplo de con�ito é a necessidade da carga, a partir da
memória, de uma nova instrução a ser executada, embora a memória esteja ocupada, atendendo a uma instrução anterior (leitura ou
gravação de operandos). Abaixo, assinale, com “S” (sim), a(s) sugest(ão)ões que você julgue que atenua(m) esses con�itos; e, com “N”,
aquela(s) que não interfere(m) nos con�itos: 
 (i) aumentar o tamanho da memória cache; 
 (ii) dividir a memória cache L1 em duas unidades: uma L1 de instruções e uma L1 de dados; 
 (iii) mudar a forma de mapeamento da memória cache; 
 (iv) inserir um bu�er entre o processador e a cache, para receber a informação a ser gravada no sistema de memória. 
Selecione a opção que apresente a sequência assinalada.
a. N; N; S; S.
b. S; S; N; N.
c. N; S; N; S.  Resposta correta: realmente, para contribuir com a redução dos con�itos, deve-se aumentar o
número de canais entre a cache e o processador; e, ainda, alterar o circuito para melhorar a
e�ciência em relação à manipulação mais demorada da cache– a operação de escrita na memória.
Para aumentar os canais, pode-se dividir a cache em duas: a cache de instruções e a cache de
dados. Para focar a operação de gravação, o bu�er fará com que o canal seja liberado, podendo
ser utilizado para uma leitura enquanto a gravação ainda estiver pendente.
d. S; N; S; N.
e. N; S; N; N.
A resposta correta é: N; S; N; S.

NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 4
Correto
Atingiu 1,00 de 1,00
A memória cache pode ser estruturada em uma das três formas seguintes: memória associativa, mapeamento direto e conjunto
associativo. O mapeamento de memória remete a como os blocos poderão estar distribuídos; e, consequentemente, a como os
blocos demandados pelo processador poderão ser localizados na cache. O tipo de mapeamento tem consequências diretas não
somente em relação à forma de implementação, mas, também, em relação à sua e�ciência. 
Para esta questão, analise as a�rmativas a seguir, assinalando, com “V”, aquela(s) que você julgar ser verdadeira(s) e, com “F”, a(s) que
avaliar ser falsa(s). 
(_) O conjunto associativo atenua os problemas da cache implementada com mapeamento direto, pois possibilita que dois ou mais
blocos de mesma característica estejam armazenados, concomitantemente, na memória cache. 
(_) No mapeamento direto, armazenam-se todos os bits que compõem o campo de referência do bloco, pois isso facilita a
manipulação do decodi�cador de linha. 
(_) Memórias associativas são, geralmente, empregadas em caches L3, devido à sua alta e�ciência, atenuando os acessos ao próximo
nível da hierarquia de memória, que é representado pela memória principal. 
(_) Memórias associativas tendem a ter menor capacidade de armazenamento, devido à sua complexidade de hardware, que é
composto por comparadores paralelos aos circuitos de seleção. 
Selecione a alternativa que contém a sequência correta.
a. F; V; F; V.
b. F; V; V; F.
c. V; F; V; F.
d. V; F; F; V.  Resposta correta: realmente, as memórias associativas tendem a apresentar maior
e�ciência, mas são limitadas às caches L1, devido à sua maior complexidade (e ao seu
maior custo) de implementação. Por sua vez, o conjunto associativo mescla as
vantagens do mapeamento direto e do conjunto associativo.
e. V; V; F; V.
A resposta correta é: V; F; F; V.

NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 5
Correto
Atingiu 1,00 de 1,00
A manipulação da memória cache envolve algumas políticas em relação ao seu mapeamento e à substituição de seus blocos. Estas
políticas impactam, diretamente, a sua estruturação. Podemos distinguir o mapeamento em três tipos: memória associativa,
mapeamento direto e conjunto associativo. Por sua vez, as políticas de substituição de blocos são divididas em LRU, em LFU e em
FIFO. Ainda quanto à substituição dos blocos, podemos destacar as políticas de escrita, de write-back e de write-through. Para esta
questão, analise o texto a seguir e complete as lacunas apropriadamente.
A estruturação de uma memória cache pode ser dividida nos seguintes campos: ____ (que contém a identi�caçãodo bloco) e o próprio
conteúdo do bloco. Além desses dois campos básicos, podemos encontrar um campo que informa a última utilização do bloco,
quando a política de escrita for do tipo ____; um campo que informa a quantidade de acessos ao bloco, quando for usado o ____ ; e um
campo que indica se o bloco foi modi�cado, quando a política de escrita for do tipo ____.
Assinale a alternativa que contém a ordem correta de preenchimento.
a. Tag; LRU; LFU;
write-back.
 Resposta correta: realmente, o campo relativo à identi�cação do bloco é denominado tag. Os blocos
adicionais estão vinculados às demais políticas da cache. Por exemplo, no caso da LRU (least recently
used – em português, menos recentemente usada), devemos armazenar o momento da última
utilização do bloco. Por outro lado, na LFU (least frequently used – em português, menos
frequentemente usado), deve-se armazenar a frequência da utilização do bloco. Por �m, quando se usa
a política de escrita do tipo write-back, devemos armazenar um bit, indicando se o bloco foi ou não
modi�cado, para que, no processo de substituição desse bloco, possa haver a atualização da memória
de nível abaixo de forma apropriada.
b. Tag; FIFO; LFU; write-back.
c. Content; LRU; LFU; write-back.
d. Tag; LFU; LRU; write-back.
e. Tag; LRU; LFU; write-through.
A resposta correta é: Tag; LRU; LFU; write-back.

NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 6
Incorreto
Atingiu 0,00 de 1,00
Nos computadores atuais, denominamos chipset o conjunto de todos os processadores auxiliares do gerenciamento da comunicação
entre os dispositivos conectados à placa. Entendem-se, por dispositivos, todos aqueles que fazem parte do nó computacional:
processamento, módulos de memória e unidade de I/O. 
O gerenciamento da comunicação envolve as políticas de acesso aos canais de comunicação, de modo a garantir justiça, segurança e
e�ciência. Em tais chipsets. aparece uma classi�cação de ponte norte e de ponte sul. 
Para esta questão, assinale os dispositivos a seguir com “N”, caso estejam conectados à ponte norte; e, com “S”, caso estejam
conectados à ponte sul.
(_) PCI Express.
(_) Dispositivos USB.
(_) HD SATA.
(_) Memória principal.
Selecione a alternativa que contém a sequência correta.
a. N; S; N; S.
b. N; S; S; N.
c. S; N; N; S.  Resposta incorreta: sugerimos que faça a releitura do e-book. Para responder a esta
questão, pense nos dispositivos que devem ter maior e�ciência para as demandas do
processador; e, também, que, quanto mais próximo ao processador estiverem, mais alto
estarão na hierarquia dos dispositivos. Associe a noção de topo aos pontos cardeais
norte e sul.
d. N; N; S; S.
e. S; N; S; N.
A resposta correta é: N; S; S; N.

NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 7
Correto
Atingiu 1,00 de 1,00
Barramentos são dispositivos que visam à interconexão dos módulos presentes no nó computacional. Podem estar localizados tanto
internamente a um microprocessador e a um microcontrolador quanto em estruturas externas. 
Para a utilização do barramento ou pelo processador ou pelos dispositivos de I/O, é necessária uma sincronização de acesso, de
forma que, em determinado momento, haja apenas um �uxo de informações ativado. Tal sincronização é denominada arbitragem e
pode ser realizada de forma distribuída ou centralizada (por meio do árbitro do barramento). 
Preencha as lacunas do texto a seguir.
Barramentos baseados em ____ são exemplos de arbitragem ____, em que o tempo para a utilização do canal é determinístico e pode
ser de�nido pela quantidade de nós conectados. Por sua vez, barramentos cuja política de acesso é baseada em ____ são exemplos de
arbitragem ____.
Selecione a alternativa que contém a sequência correta.
a. Daisy-chain; centralizada; spool; centralizada.
b. Tokens; centralizada; spool; distribuida.
c. Spool; centralizada; tokens; distribuída.
d. Tokens; distribuída;
spool; centralizada.
 Resposta correta: a arbitragem de um barramento indica se existe ou não uma entidade
centralizada gerenciadora. No caso de arbitragem distribuída baseada em tokens, a permissão é
feita pelo envio da mensagem de token de forma circular. Sendo assim, o tempo para a liberação
de uso pode ser determinado pelo número de dispositivos conectados ao barramento. Por outro
lado, na técnica de spool, cabe ao árbitro (centralizado) veri�car, de forma circular, as demandas
dos nós conectados.
e. Spool; distribuída; tokens; centralizada.
A resposta correta é: Tokens; distribuída; spool; centralizada.

NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 8
Correto
Atingiu 1,00 de 1,00
Atualmente, os sistemas computacionais podem ser implementados a partir de codi�cações com HDL (Hardware Description
Language– em português, linguagem de descrição de hardware). Duas linguagens dominam o mundo das HDL: Verilog e VHDL. A partir
do código, é possível fazer a síntese de circuitos com ferramentas integradas, de modo a permitir, antes da concepção física, a
simulação dos circuitos; e a veri�car a correção de suas funcionalidades. 
Para esta questão, assinale, com “V”, a(s) a�rmativa(s) que você julgar verdadeira(s) e, com “F”, a(s) que considerar falsa(s).
(_) Em Verilog, a de�nição “reg [7:0] Memory[255:0];” de�ne um vetor de registradores com oito (zero a sete) linhas e com uma
largura de 256 (0 a 255) bits. 
(_) Em Verilog, a de�nição “inout” indica que o pino do circuito permite apenas a entrada de valores.
(_) Verilog permite a manipulação de “if ternário” igual à linguagem C/C++. Por exemplo, a linha “data[7:0] = (~rw && en) ? 8'bz :
databuffer[7:0];” consiste em um “if ternário”.
(_) Em manipulação de hardware, o bit menos signi�cativo (LSB; Least Signi�cant Bit– em português, bit menos signi�cativo) é o bit mais
à direita, referenciado como “bit 0”.
Assinale a alternativa que contém a sequência que você avalie ser correta.
a. V; V; F; F.
b. F; V; F; V.
c. F; F; V; V.  Resposta correta: em muitas ocasiões, a linguagem Verilog se assemelha à C/C++, como é o caso da
possibilidade de utilizar “if ternários”. A de�nição de pinos pode ser feita com input (quando o pino for
exclusivo para entrada de dados); com output (quando for somente saída de dados); e com inout (quando
o pino permitir tanto a entrada quanto a saída de informações). A de�nição de registradores
unidimensionais, em Verilog, segue a sintaxe “reg [NUM_BIT_MSB:0] nome”. No caso, se tivéssemos [7:0],
teríamos um registrador cuja largura é de 8 bits. Note-se que o bit 0 representa o LSB, localização mais à
direita. A introdução de uma dimensão após o nome do registrador indica a implementação de uma
estrutura bidimensional. Nesta questão, há uma estrutura de 256 linhas cuja largura das linhas é de 8
bits.
d. V; F; F; V.
e. V; F; V; F.
A resposta correta é: F; F; V; V.

NAP CPA
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Questão 9
Correto
Atingiu 1,00 de 1,00
Questão 10
Correto
Atingiu 1,00 de 1,00
Nos sistemas de memória, a organização dos blocos armazenados é denominada mapeamento. Sendo mais especí�co em relação à
cache, o mapeamento envolve as políticas e os mecanismos que possam direcionar o bloco dentro da cache; e, consequentemente,
como localizá-lo em futuras demandas. 
Ainda quanto à cache, existem três tipos de mapeamento: memória associativa, mapeamento direto e conjunto associativo. No
mapeamento direto e no conjunto associativo, cada bloco tem, exatamente, uma única posição (linha) para ser armazenado. 
Para esta questão,suponha uma memória composta por oito linhas que receberá os seguintes blocos: 33, 28, 47 e 10.
Agora, selecione a alternativa que contém a sequência correta dos números das linhas que receberão os blocos.
a. 4; 1; 7; 2.
b. 2; 5; 7; 3.
c. 1; 2; 3; 4.
d. 1; 4; 7; 2.  Resposta correta: você observou que o número da linha corresponde ao resto da divisão
do número do bloco pelo número da linha. O número da linha poderá ser gerado,
também, com a coleta dos três últimos bits do número do bloco. O valor 3 é obtido em
função da quantidade de linhas – no caso, oito linhas. Dessa forma, tem-se log (8) = 3.
e. 2; 4; 6; 1.
2
A resposta correta é: 1; 4; 7; 2.
Nos computadores atuais, a memória cache poderá ser subdivida em níveis – por exemplo, em três níveis: L1, L2 e L3. Nessa
subdivisão, o nível 1 representa o nível mais alto – ou seja, o nível em que está, dentro da hierarquia de memória, �ca abaixo apenas
dos registradores. Independentemente do nível, há a necessidade de projetar a sua estruturação e de haver mecanismos para
distribuir os blocos a serem armazenados pelas suas linhas. Essa forma de organização dos blocos é denominada
mapeamento. Dentro da memória cache, podemos encontrar três tipos de mapeamentos, assim enumerados: (i) memória
associativa; (ii) mapeamento direto; (iii) o conjunto associativo.
Assinale a alternativa que contém, respectivamente, o tipo que ocupa a menor área de implementação (densidade relativa à um bit
por área); o que tende a ser mais e�ciente; e o mais caro e o mais utilizado:
a. (ii); (ii); (i); (iii).
b. (iii); (i); (i); (ii).
c. (iii); (ii); (i); (iii).
d. (ii); (i); (i); (iii).  Resposta correta: o mapeamento que tende a ser mais e�ciente é a memória
associativa, mas, em função da complexidade de seu circuito, apresenta um custo e uma
área ocupada (por bit) bem maior em relação aos demais. Por esse motivo, por
balancear os aspectos de custos e de e�ciência, o mais utilizado tende a ser o conjunto
associativo.
e. (i); (ii); (ii); (iii).
A resposta correta é: (ii); (i); (i); (iii).
◄ Compartilhe
Seguir para...

NAP CPA
https://ambienteacademico.com.br/mod/forum/view.php?id=162548&forceview=1
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html
Seguir para...
Revisão Atividade 2 (A2) ►

NAP CPA
https://ambienteacademico.com.br/mod/quiz/view.php?id=162554&forceview=1
https://outlook.office365.com/owa/calendar/NAPFMU@unifmubr.onmicrosoft.com/bookings/
https://codely-fmu-content.s3.amazonaws.com/Moodle/CPA/landing_CPA/index.html