Buscar

A2 - Arquitetura de computadores e microprocessadores

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes
Você viu 3, do total de 7 páginas

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes
Você viu 6, do total de 7 páginas

Faça como milhares de estudantes: teste grátis o Passei Direto

Esse e outros conteúdos desbloqueados

16 milhões de materiais de várias disciplinas

Impressão de materiais

Agora você pode testar o

Passei Direto grátis

Você também pode ser Premium ajudando estudantes

Prévia do material em texto

Curso
	GRA0578 ARQUITETURA DE COMPUTADORES E MICROPROCESSADORES GR0113211 - 202110.ead-14913.01
	Teste
	ATIVIDADE 2 (A2)
	Iniciado
	13/02/21 18:15
	Enviado
	13/02/21 19:02
	Status
	Completada
	Resultado da tentativa
	6 em 10 pontos  
	Tempo decorrido
	47 minutos
	Resultados exibidos
	Respostas enviadas, Respostas corretas, Comentários
	Pergunta 1
0 em 1 pontos
	
	
	
	O sistema de memória de um nó computacional apresenta uma hierarquia que separa os módulos de memória em função de sua localização e de suas funcionalidades. Para cada nível da hierarquia, é possível associar, dentre outras coisas, modelos de mapeamento com tecnologias distintas de fabricação. Como exemplos, podemos empregar memórias SRAM e DRAM em níveis específicos da hierarquia de memória; e projetar memórias com estruturações distintas, para permitir uma maior eficiência de acesso.
Para esta questão, assinale, com “V”, a(s) afirmativa(s) que você julgar verdadeira(s) e, com “F”, a(s) que considerar falsa(s).
(_) Memórias cache são, geralmente, implementadas com SDRAM, pelo fato de serem estáticas.
(_) Memórias derivadas de DRAM apresentam maior densidade de bits por área, porém são mais lentas, devido ao ciclo de refresh.
(_) Memórias, geralmente, são organizadas na forma matricial, para propiciar um hardware menos complexo dos decodificadores de linhas/colunas em relação aos decodificadores das memórias lineares.
(_) Os módulos de memória fazem interface com o processador por meio dos barramentos, que alimentam os registradores GPR do processador diretamente.
Assinale a alternativa que contém a sequência que você avalie ser correta.
	
	
	
		Resposta Selecionada:
	Incorreta 
F; V; V; V.
	Resposta Correta:
	Correta 
F; V; V; F.
	Comentário da resposta:
	Resposta incorreta: sugerimos que faça a releitura do e-book. Para responder a esta questão, reflita sobre as tecnologias envolvidas na construção de memória. Quais são os princípios básicos de uma DRAM e de uma SRAM? Qual é a mais rápida? Qual é a função dos GPR? Quais são os outros registradores de um processador?
	
	
	
	Pergunta 2
1 em 1 pontos
	
	
	
	Para que possamos caracterizar os barramentos de modo a permitir, ainda, comparações entre vários modelos, temos que levantar as suas descrições técnicas ou métricas computacionais. Tais métricas envolvem as questões físicas, de gerenciamento e de desempenho.
Para esta questão, suponha as seguintes métricas:
 
I – largura do barramento: inerente ao tamanho das palavras trafegadas;
II – topologia – organização física do barramento;
III – arbitragem – modo gerenciamento do barramento;
IV – throughput – vazão do fluxo no barramento.
 
Relacione as métricas acima com as informações relacionadas abaixo:
 
(_) descentralizada, baseada em token;
(_) 32 bits;
(_) 10 Gbps;
(_) anel.
 
Agora, selecione a alternativa que contém a sequência correta.
	
	
	
		Resposta Selecionada:
	Correta 
3; 1; 4; 2.
	Resposta Correta:
	Correta 
3; 1; 4; 2.
	Comentário da resposta:
	Resposta correta: a largura do barramento diz respeito ao tamanho da palavra a ser trafegada no barramento. Sendo assim, a resposta deve ser em bits. A topologia se refere à disposição física dos elementos conectados – no caso da questão, a única alternativa que remete a um arranjo físico é o “anel”. A arbitragem pode ser centralizada ou descentralizada: por exemplo, uma descentralização baseada em token. Por fim, o throughput diz respeito à vazão, à quantidade de bits por unidade de tempo: por exemplo, 10 Gbps (10 giga bits por segundo).
	
	
	
	Pergunta 3
0 em 1 pontos
	
	
	
	No mapeamento direto e no conjunto associativo, cada bloco pode ser endereçado a somente uma linha. O número da linha é gerado por meio dos N bits menos significativos da identificação do bloco, em que N é dado pela expressão N=log (2)K (com K igual ao número de linhas da cache).
Para esta questão, suponha uma memória composta por oito linhas em que deverão ser armazenados os seguintes blocos: 33, 28, 47 e 10. Suponha, ainda, que o endereçamento do bloco é realizado com uma palavra de 8 bits.
Selecione a alternativa que contém a sequência correta das tags a serem armazenadas.
	
	
	
		Resposta Selecionada:
	Incorreta 
00100001; 00011100; 00101111; 00001010.
	Resposta Correta:
	Correta 
00100; 00011; 00101; 00001.
	Comentário da resposta:
	Resposta correta: sugerimos que faça a releitura do e-book. Para responder a esta questão, reflita sobre o fato de que todos os blocos que ocuparão uma linha terão o mesmo valor em relação ao resto da divisão de sua identificação pelo número de linhas da memória cache – ou seja, terão os mesmos N bits finais.
	
	
	
	Pergunta 4
1 em 1 pontos
	
	
	
	A memória cache pode ser estruturada em uma das três formas seguintes: memória associativa, mapeamento direto e conjunto associativo. O mapeamento de memória remete a como os blocos poderão estar distribuídos; e, consequentemente, a como os blocos demandados pelo processador poderão ser localizados na cache. O tipo de mapeamento tem consequências diretas não somente em relação à forma de implementação, mas, também, em relação à sua eficiência.
Para esta questão, analise as afirmativas a seguir, assinalando, com “V”, aquela(s) que você julgar ser verdadeira(s) e, com “F”, a(s) que avaliar ser falsa(s).
 
(_) O conjunto associativo atenua os problemas da cache implementada com mapeamento direto, pois possibilita que dois ou mais blocos de mesma característica estejam armazenados, concomitantemente, na memória cache.
(_) No mapeamento direto, armazenam-se todos os bits que compõem o campo de referência do bloco, pois isso facilita a manipulação do decodificador de linha.
(_) Memórias associativas são, geralmente, empregadas em caches L3, devido à sua alta eficiência, atenuando os acessos ao próximo nível da hierarquia de memória, que é representado pela memória principal.
(_) Memórias associativas tendem a ter menor capacidade de armazenamento, devido à sua complexidade de hardware, que é composto por comparadores paralelos aos circuitos de seleção.
 
Selecione a alternativa que contém a sequência correta.
	
	
	
		Resposta Selecionada:
	Correta 
V; F; F; V.
	Resposta Correta:
	Correta 
V; F; F; V.
	Comentário da resposta:
	Resposta correta: realmente, as memórias associativas tendem a apresentar maior eficiência, mas são limitadas às caches L1, devido à sua maior complexidade (e ao seu maior custo) de implementação. Por sua vez, o conjunto associativo mescla as vantagens do mapeamento direto e do conjunto associativo.
	
	
	
	Pergunta 5
1 em 1 pontos
	
	
	
	A técnica denominada pipeline consiste em tentar antecipar o início de uma nova instrução antes que a instrução anterior não tenha sido completada.
Porém, poderão acontecer alguns conflitos: por exemplo, uma instrução pode necessitar da transferência de operandos a partir da memória, enquanto outra pode demandar a gravação na memória. Outro exemplo de conflito é a necessidade da carga, a partir da memória, de uma nova instrução a ser executada, embora a memória esteja ocupada, atendendo a uma instrução anterior (leitura ou gravação de operandos). Abaixo, assinale, com “S” (sim), a(s) sugest(ão)ões que você julgue que atenua(m) esses conflitos; e, com “N”, aquela(s) que não interfere(m) nos conflitos:
 
( ) (i) aumentar o tamanho da memória cache;
( ) (ii) dividir a memória cache L1 em duas unidades: uma L1 de instruções e uma L1 de dados;
( ) (iii) mudar a forma de mapeamento da memória cache;
( ) (iv) inserir um buffer entre o processador e a cache, para receber a informação a ser gravada no sistema de memória.
 
Selecione a opção que apresente a sequência assinalada.
	
	
	
		Resposta Selecionada:
	Correta 
N; S; N; S.
	Resposta Correta:
	Correta 
N; S; N; S.
	Comentário da resposta:
	Resposta correta: realmente, para contribuir com a redução dos conflitos, deve-se aumentar o número de canais entre a cache e o processador; e, ainda, alterar o circuito para melhorar a eficiência em relação à manipulação maisdemorada da cache – a operação de escrita na memória. Para aumentar os canais, pode-se dividir a cache em duas: a cache de instruções e a cache de dados. Para focar a operação de gravação, o buffer fará com que o canal seja liberado, podendo ser utilizado para uma leitura enquanto a gravação ainda estiver pendente.
	
	
	
	Pergunta 6
1 em 1 pontos
	
	
	
	A manipulação da memória cache envolve algumas políticas em relação ao seu mapeamento e à substituição de seus blocos. Estas políticas impactam, diretamente, a sua estruturação. Podemos distinguir o mapeamento em três tipos: memória associativa, mapeamento direto e conjunto associativo. Por sua vez, as políticas de substituição de blocos são divididas em LRU, em LFU e em FIFO. Ainda quanto à substituição dos blocos, podemos destacar as políticas de escrita, de write-back e de write-through. Para esta questão, analise o texto a seguir e complete as lacunas apropriadamente.
A estruturação de uma memória cache pode ser dividida nos seguintes campos: ____ (que contém a identificação do bloco) e o próprio conteúdo do bloco. Além desses dois campos básicos, podemos encontrar um campo que informa a última utilização do bloco, quando a política de escrita for do tipo ____; um campo que informa a quantidade de acessos ao bloco, quando for usado o ____ ; e um campo que indica se o bloco foi modificado, quando a política de escrita for do tipo ____.
Assinale a alternativa que contém a ordem correta de preenchimento.
	
	
	
		Resposta Selecionada:
	Correta 
Tag; LRU; LFU; write-back.
	Resposta Correta:
	Correta 
Tag; LRU; LFU; write-back.
	Comentário da resposta:
	Resposta correta: realmente, o campo relativo à identificação do bloco é denominado tag. Os blocos adicionais estão vinculados às demais políticas da cache. Por exemplo, no caso da LRU (least recently used – em português, menos recentemente usada), devemos armazenar o momento da última utilização do bloco. Por outro lado, na LFU (least frequently used – em português, menos frequentemente usado), deve-se armazenar a frequência da utilização do bloco. Por fim, quando se usa a política de escrita do tipo write-back, devemos armazenar um bit, indicando se o bloco foi ou não modificado, para que, no processo de substituição desse bloco, possa haver a atualização da memória de nível abaixo de forma apropriada.
	
	
	
	Pergunta 7
1 em 1 pontos
	
	
	
	Na manipulação da memória cache, poderão ocorrer dois eventos como resposta a uma demanda originada pelo processador: miss e hit. Um miss ocorre quando o item demandado não se encontra na cache, e um “ hit” ocorre quando o item se encontra na cache.
Para esta questão, suponha que uma cache contenha oito linhas; utilize mapeamento do tipo memória associativa; e adote, como mecanismo de substituição de blocos, o LRU ( least recently used – em português, menos recentemente usada). Suponha, ainda, que, inicialmente, a cache esteja vazia; e que os blocos serão demandados de acordo com a seguinte ordem: 10; 4; 2; 3; 6; 2; 3; 8; 3; 5; 8.
Marque a alternativa que contém, respectivamente, a quantidade de miss e de hits ocorridos até o fim da sequência de utilização dos blocos.
	
	
	
		Resposta Selecionada:
	Correta 
7; 4.
	Resposta Correta:
	Correta 
7; 4.
	Comentário da resposta:
	Resposta correta: você realizou, corretamente, a substituição dos blocos de acordo com o LRU e não se esqueceu de contar as demandas iniciais dos quatro primeiros blocos (quando a cache estava vazia) que ocasionaram o evento miss.
	
	
	
	Pergunta 8
1 em 1 pontos
	
	
	
	Nos sistemas de memória, a organização dos blocos armazenados é denominada mapeamento. Sendo mais específico em relação à cache, o mapeamento envolve as políticas e os mecanismos que possam direcionar o bloco dentro da cache; e, consequentemente, como localizá-lo em futuras demandas.
Ainda quanto à cache, existem três tipos de mapeamento: memória associativa, mapeamento direto e conjunto associativo. No mapeamento direto e no conjunto associativo, cada bloco tem, exatamente, uma única posição (linha) para ser armazenado.
Para esta questão, suponha uma memória composta por oito linhas que receberá os seguintes blocos: 33, 28, 47 e 10.
Agora, selecione a alternativa que contém a sequência correta dos números das linhas que receberão os blocos.
	
	
	
		Resposta Selecionada:
	Correta 
1; 4; 7; 2.
	Resposta Correta:
	Correta 
1; 4; 7; 2.
	Comentário da resposta:
	Resposta correta: você observou que o número da linha corresponde ao resto da divisão do número do bloco pelo número da linha. O número da linha poderá ser gerado, também, com a coleta dos três últimos bits do número do bloco. O valor 3 é obtido em função da quantidade de linhas – no caso, oito linhas. Dessa forma, tem-se log 2(8) = 3.
	
	
	
	Pergunta 9
0 em 1 pontos
	
	
	
	Barramentos são dispositivos que visam à interconexão dos módulos presentes no nó computacional. Podem estar localizados tanto internamente a um microprocessador e a um microcontrolador quanto em estruturas externas.
Para a utilização do barramento ou pelo processador ou pelos dispositivos de I/O, é necessária uma sincronização de acesso, de forma que, em determinado momento, haja apenas um fluxo de informações ativado. Tal sincronização é denominada arbitragem e pode ser realizada de forma distribuída ou centralizada (por meio do árbitro do barramento).
Preencha as lacunas do texto a seguir.
 
Barramentos baseados em ____ são exemplos de arbitragem ____, em que o tempo para a utilização do canal é determinístico e pode ser definido pela quantidade de nós conectados. Por sua vez, barramentos cuja política de acesso é baseada em ____ são exemplos de arbitragem ____.
 
Selecione a alternativa que contém a sequência correta.
	
	
	
		Resposta Selecionada:
	Incorreta 
Spool; centralizada; tokens; distribuída.
	Resposta Correta:
	Correta 
Tokens; distribuída; spool; centralizada.
	Comentário da resposta:
	Resposta incorreta: sugerimos que faça a releitura do e-book. Para responder a esta questão, reflita sobre as arbitragens centralizada e distribuída, sobre os exemplos e sobre as implicações desses dois modelos.
	
	
	
	Pergunta 10
0 em 1 pontos
	
	
	
	Um computador é composto por vários níveis de memória. Cada nível de memória apresenta as suas particularidades em relação à capacidade de armazenamento, ao tempo de acesso, à complexidade do circuito e ao custo de implementação. Para esta questão, numere os tipos de memória abaixo apresentados, iniciando, com o valor 1, pela memória que estiver mais próxima ao processador dentro de um computador normalmente vendido:
(_) Pendrive USB;
(_) GPR;
(_) SRAM;
(_) DDR4.
Assinale a alternativa que apresente a sequência correta.
	
	
	
		Resposta Selecionada:
	Incorreta 
3; 4; 1; 2.
	Resposta Correta:
	Correta 
2; 1; 4; 3. 
	Comentário da resposta:
	Resposta incorreta: sugerimos que faça a releitura do e-book. Para esta questão, analise onde encontramos os tipos de memória listadas. Por exemplo, a DDR é uma memória baseada em DRAM ou em SRAM? Qual memória é implementada com SRAM?
	
	
	
Sábado, 13 de Fevereiro de 2021 19h02min33s BRT

Continue navegando