Baixe o app para aproveitar ainda mais
Prévia do material em texto
Circuitos Lógicos Aula 03 Prof. Gutemberg Gonçalves dos Santos Júnior Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Departamento de Engenharia Elétrica 2023.1 - Campina Grande-PB - Brasil REVISÃO CL - Aula 012 EXERCÍCIOS § Represente os números abaixo utilizando a representação S/M e C2 com N = 6 q +20 q -12 q -15 CL - Aula 02 3 EXERCÍCIOS § Represente os números abaixo utilizando a representação S/M e C2 com N = 6 q +20 à 010100 (S/M) ; 010100 (C2) q -12 à 101100 (S/M) ; 110100 (C2) q -15 à 101111 (S/M) ; 110001 (C2) CL - Aula 02 4 EXERCÍCIOS § Considerando a representação C2 com N = 6, qual o valor em decimal dos números abaixo? q 101010 q 010101 q 111111 q 100000 CL - Aula 02 5 EXERCÍCIOS § Considerando a representação C2 com N = 6, qual o valor em decimal dos números abaixo? q 101010 à -22 q 010101 à +21 q 111111 à -1 q 100000 à -32 CL - Aula 02 6 EXERCÍCIOS § Considerando N = 5 bits, realize as seguintes operações em S/M e C2: a) (+7) + (-9) b) (-9) + (-7) CL - Aula 03 7 REGRAS PARA EXPANDIR A QUANTIDADE DE BITS § Para expandir a quantidade de bits de N para M (M > N), temos: q Copiar o bit de sinal na direção do MSB q Exemplo: • Sistema com N = 5 e queremos expandir para M = 8 o +5 = 00101 à 00000101 o -5 = 11011 à 11111011 o É o mesmo procedimento ao representar +5 ou -5 considerando desde o início M = 8 v +5 = 00000101 v -5 à 11111010 + 1 à 11111011 CL - Aula 02 8 Inversão de bits +5 (c/8 bits) COMPARAÇÃO DE SISTEMAS DE NUMERAÇÃO CL - Aula 02 9 Sistema de numeração Faixa Dinâmica Sem sinal (Unsigned) [0, 2N-1] Sinal/Magnitude (S/M) [-(2N-1-1), +(2N-1-1)] Complemento de 2 (C2) [-(2N-1), +(2N-1-1)] Exemplo considerando 4 bits -8 -7 -6 -5 -4 -3 -2 -1 0 +1 +2 +3 +4 +5 +6 +7 +8 +9 +10 +11+12+13 +14+15 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111Sem sinal 1000 1001 1010 1011 1100 1101 1110 1111 0000 0001 0010 0011 0100 0101 0110 0111 C2 1111 1110 1101 1100 1011 1010 1001 0000 0001 0010 0011 0100 0101 0110 0111 1000 S/M AULA 03 CL - Aula 0110 CRÉDITOS § Slides baseados no material: q Harris, D.; Harris, S., Digital Design and Computer Architecture – ARM Edition, 2016, Morgan Kaufman CL - Aula 03 11 INTRODUÇÃO § O matemático inglês George Boole, em 1854, propôs um sistema matemático para análise lógica; q “An Investigation of the Laws of Thought” q Ficou conhecido como Álgebra de Boole § Posteriormente, Claude Shannon propôs a utilização da teoria da álgebra de Boole para resolução de problemas encontrados em circuitos de telefonia com relés q “Symbolic Analysis of Relay and Switching” q Utilizava a álgebra booleana na construção de máquinas baseadas no conceito de on/off • Passo muito importante no campo da eletrônica digital CL - Aula 03 12 George Boole INTRODUÇÃO § A contrução de circuitos no campo da eletrônica digital envolve um pequeno conjunto de circuitos básicos e padronizados q Conhecidos como Portas Lógicas! § Utilizaremos as Portas Lógicas para implementar os resultados gerados através da Álgebra de Boole q Há basicamente dois estados distintos nas funções lógicas: • O estado ‘0’, que também representa ‘Falso’ / ‘Desligado’ / ‘Aberto’ • O estado ‘1’, que também representa ‘Verdadeiro’ / ‘Ligado’ / ‘Fechado’ § Exemplo: q Variável A indica se uma porta está fechada • A = 1 (ou V) à Porta fechada • A = 0 (ou F) à Porta NÃO está fechada CL - Aula 03 13 INTRODUÇÃO § Torna-se necessário: q Definir o conceito de Operação Lógica • Operação realizada sobre um ou mais valores lógicos para produção de um determinado resultado. Este resultado também é um valor lógico q Definir um conjunto de símbolos matemáticos e gráficos para representar as operações lógicas • Serão os operadores lógicos • Os resultados possíveis de uma operação lógica são ‘1’ ou ‘0’ CL - Aula 03 14 OPERADORES LÓGICOS BÁSICOS § Os operadores lógicos básicos podem ser classificados em: q Uma entrada • NOT, Buffer q Duas entradas • AND, OR, XOR, NAND, NOR, XNOR q Múltiplas entradas CL - Aula 03 15 OPERADORES DE UMA ENTRADA § NOT (ou NÃO) q Retorna o complemento da entrada (inverte o valor) § Buffer q Retorna o próprio valor da Entrada CL - Aula 03 16 NOT Y = A A Y 0 1 A Y BUF Y = A A Y 0 1 A Y OPERADORES DE UMA ENTRADA § NOT (ou NÃO) q Retorna o complemento da entrada (inverte o valor) § Buffer q Retorna o próprio valor da Entrada CL - Aula 03 17 NOT Y = A A Y 0 1 1 0 A Y BUF Y = A A Y 0 0 1 1 A Y OPERADORES DE DUAS ENTRADAS § AND (ou E) q Retorna verdadeiro SE E SOMENTE SE todas as entradas forem verdadeiras § OR (ou OU) q Retorna verdadeiro se UMA DAS ENTRADAS for verdadeira CL - Aula 03 18 AND Y = AB A B Y 0 0 0 1 1 0 1 1 A B Y OR Y = A + B A B Y 0 0 0 1 1 0 1 1 A B Y OPERADORES DE DUAS ENTRADAS § AND (ou E) q Retorna verdadeiro SE E SOMENTE SE todas as entradas forem verdadeiras § OR (ou OU) q Retorna verdadeiro se UMA DAS ENTRADAS for verdadeira CL - Aula 03 19 AND Y = AB A B Y 0 0 0 0 1 0 1 0 0 1 1 1 A B Y OR Y = A + B A B Y 0 0 0 0 1 1 1 0 1 1 1 1 A B Y OPERADORES DE DUAS ENTRADAS § NAND (ou NÃO E) q Complemento da porta AND § NOR (ou NÃO OU) q Complemento da porta OR CL - Aula 03 20 OPERADORES DE DUAS ENTRADAS § NAND (ou NÃO E) q Complemento da porta AND § NOR (ou NÃO OU) q Complemento da porta OR CL - Aula 03 21 OPERADORES DE DUAS ENTRADAS § XOR (ou OU EXCLUSIVO) q Retorna verdadeiro apenas quando exclusivamente uma das entradas for verdadeira § XNOR (ou NÃO OU EXCLUSIVO) q Complemento da porta XOR CL - Aula 03 22 OPERADORES DE DUAS ENTRADAS § XOR (ou OU EXCLUSIVO) q Retorna verdadeiro apenas quando exclusivamente uma das entradas for verdadeira § XNOR (ou NÃO OU EXCLUSIVO) q Complemento da porta XOR CL - Aula 03 23 OPERADORES DE MÚLTIPLAS ENTRADAS § NOR3 q Complemento da porta OR! • Retorna FALSO caso UMA DAS ENTRADAS seja verdadeira § AND3 q Retorna verdadeiro SE E SOMENTE SE TODAS as entradas forem verdadeiras CL - Aula 03 24 NOR3 Y = A+B+C B C Y 0 0 0 1 1 0 1 1 A B Y C A 0 0 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0 AND3 Y = ABC A B Y C B C Y 0 0 0 1 1 0 1 1 A 0 0 0 0 0 0 0 1 1 0 1 1 1 1 1 1 0 0 0 0 0 0 0 1 REPRESENTAÇÕES DE CIRCUITOS DIGITAIS § Diagrama Lógico q Entradas: A, B, C q Saída: Y CL - Aula 03 25 REPRESENTAÇÕES DE CIRCUITOS DIGITAIS § Expressão Lógica q Entradas: A, B, C q Saída: Y CL - Aula 03 26 𝐼 = 𝐴𝐵 𝐼𝐼 = 𝐵 + 𝐶 𝑌 = (𝐴𝐵)(𝐵 + 𝐶) REPRESENTAÇÕES DE CIRCUITOS DIGITAIS § Tabela Verdade q Entradas: A, B, C q Saída: Y CL - Aula 03 27 𝐼 = 𝐴𝐵 𝐼𝐼 = 𝐵 + 𝐶 𝑌 = (𝐴𝐵)(𝐵 + 𝐶) A B C Y 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 0 EXERCÍCIOS CL - Aula 0128 NÍVEIS LÓGICOS, RUÍDO E FAMÍLIAS LÓGICAS CL - Aula 0129 NÍVEIS LÓGICOS § Representamos os níveis lógicos ‘0’ e ‘1’ através de níveis de tensão discretos § Por exemplo: q 0 à referência (GND) ou ‘0’ volts q 1 à VDD ou ‘5’ volts CL - Aula 04 30 NÍVEIS LÓGICOS § Representamos os níveis lógicos ‘0’ e ‘1’ através de níveis de tensão discretos § Por exemplo: q 0 à referência (GND) ou ‘0’ volts q 1 à VDD ou ‘5’ volts § E se tivermos um valor de tensão de 4,99V? Será ‘0’ ou ‘1’? CL - Aula 04 31 NÍVEIS LÓGICOS § Representamos os níveis lógicos ‘0’ e ‘1’ através de níveis de tensão discretos § Por exemplo: q 0 à referência (GND) ou ‘0’ volts q 1 à VDD ou ‘5’ volts § E se tivermos um valor de tensão de 4,99V? Será ‘0’ ou ‘1’? § E se tivermos o valor 3,2V? CL - Aula 04 32 NÍVEIS LÓGICOS § Utilizamos, portanto, faixas de valores associadas a cada nível lógico (‘0’ e ‘1’) q As faixas dependem da tecnologia utilizada e da família de dispositivos § Utilizamos também faixas diferentes para sinais de entrada e de saída das portas lógicas q Considera a existência de ruídos CL - Aula 04 33 O QUEÉ RUÍDO? § É algo que degrada o sinal! q resistência, ruído da fonte de alimentação, acoplamento com os fios vizinhos, etc. q Exemplo: Considere um acionador (driver) que gera 5V mas, devido à resistência presente em um fio longo, o receptor recebe 4,5V CL - Aula 04 34 Driver ( Acionador) Receiver ( Receptor) Ruído 5 V 4,5 V A DISCIPLINA ESTÁTICA § As regras são simples: q Com entradas que sejam logicamente válidas, todo elemento de circuito deve produzir também saídas válidas q Use faixas limitadas de tensões para representar os valores discretos CL - Aula 04 35 NÍVEIS LÓGICOS CL - Aula 04 36 Acionador (Driver) Receptor (Receiver) Proíbida Zona NML NMH Características de EntradaCaracterísticas de Saída VO H VDD VO L GND VIH VIL Alto Lógico Faixa de Entrada Baixo Lógico Faixa de Entrada Alto Lógico Faixa de Saída Baixo Lógico Faixa de Saída Zona Proibida High Noise Margin: NMH = VOH – VIH Low Noise Margin: NML = VIL – VOL CARACTERÍSTICA DE TRANSFERÊNCIA DC CL - Aula 04 37 VDD V(A) V(Y) VOH VDD VOL VIL, VIH 0 A Y VDD V(A) V(Y) VOH VDD VOL VIL VIH Pontos de Ganho Unitário Inclinação = 1 0 VDD / 2 NMH = NML = VDD/2 NMH , NML < VDD/2 CARACTERÍSTICA DE TRANSFERÊNCIA DC CL - Aula 04 38 A Y VDD V(A) V(Y) VOH VDD VOL VIL VIH Pontos de Ganho Unitário Inclinação =1 0 Forbidden Zone NML NMH Input CharacteristicsOutput Characteristics VDD VO L GND VIH VIL VO H ESCALONAMENTO DE VDD § Nas décadas de 70 e 80, VDD = 5 V § VDD caiu q Evitar fritar os minúsculos transistores q Economiza energia § 3.3 V, 2.5 V, 1.8 V, 1.5 V, 1.2 V, 1.0 V, … § Tenha cuidado ao conectar chips com fontes de alimentação diferentes CL - Aula 04 39 ESCALONAMENTO DE VDD § Nas décadas de 70 e 80, VDD = 5 V § VDD caiu q Evitar fritar os minúsculos transistores q Economiza energia § 3.3 V, 2.5 V, 1.8 V, 1.5 V, 1.2 V, 1.0 V, … § Tenha cuidado ao conectar chips com fontes de alimentação diferentes § Os chips só funcionam porque eles contém uma fumaça mágica CL - Aula 04 40 ESCALONAMENTO DE VDD § Nas décadas de 70 e 80, VDD = 5 V § VDD caiu q Evitar fritar os minúsculos transistores q Economiza energia § 3.3 V, 2.5 V, 1.8 V, 1.5 V, 1.2 V, 1.0 V, … § Tenha cuidado ao conectar chips com fontes de alimentação diferentes § Os chips só funcionam porque eles contém uma fumaça mágica Prova: q se deixa escapar a fumaça mágica, o chip para de funcionar CL - Aula 04 41 EXEMPLOS DE FAMÍLIAS LÓGICAS CL - Aula 04 42 Família Lógica VDD VIL VIH VOL VOH TTL 5 (4,75 – 5,25) 0,8 2,0 0,4 2,4 CMOS 5 (4,5 - 6) 1.35 3,15 0,33 3,84 LVTTL 3,3 (3 – 3,6) 0,8 2,0 0,4 2,4 LVCMOS 3,3 (3 – 3,6) 0,9 1,8 0,36 2,7 ALGUMA DÚVIDA? CL - Aula 0143
Compartilhar