Dispositivos Eletronicos-TEORIA DE CIRCUITOS (74)

Prévia do material em texto

aceita a entrada de valores binários em, geralmente, 0 V 
ou Vref e fornece uma tensão de saída proporcional ao valor 
binário de entrada. A Figura 13.12(a) mostra um circuito 
em escada com quatro tensões de entrada representando 4 
bits de dados digitais e uma tensão de saída CC. A tensão 
de saída é proporcional ao valor de entrada digital dada 
pela relação:
Vo =
D0 × 20 + D1 × 21 × D2 × 22 + D3 × 23
24 Vref 
 
(13.1)
No exemplo mostrado na Figura 13.12(b), a tensão 
de saída resultante é:
Vo =
0 × 1 + 1 × 2 + 1 × 4 + 0 × 8
16
 (16 V) = 6 V
Portanto, o valor digital 01102 é convertido em 6 V 
analógico.
A função do circuito em escada é converter os 16 
valores binários possíveis de 0000 a 1111 para um dos 
16 valores de tensão múltiplos de Vref/16. A utilização 
de mais seções no circuito em escada possibilita que 
tenhamos mais entradas binárias e maior quantização de 
cada estágio. Por exemplo, um circuito em escada de 10 
estágios poderia estender o número de degraus de tensão, 
ou resolução de tensão, para Vref/210, ou Vref/1024. A tensão 
de referência de Vref = 10 V apresentaria, então, degraus 
de tensão com valor de 10 V/1024 ou aproximadamente 
10 mV. Um número maior de estágios permite maior re-
solução de tensão. De modo geral, a resolução de tensão 
para n estágios em escada é:
 
Vref
2n 
	
(13.2)
A Figura 13.13 mostra um diagrama em bloco de 
um DAC típico que utiliza um circuito em escada. Esse 
circuito, chamado no diagrama de escada R-2R, encontra-
-se entre a fonte de corrente de referência e as chaves de 
corrente conectadas a cada entrada binária. A corrente 
de saída resultante é proporcional ao valor binário de 
entrada. A entrada binária seleciona alguns ramos do 
circuito em escada, o que produz uma corrente de saída, 
que é o resultado de uma soma ponderada da corrente 
de referência. Conectar a corrente de saída através de 
um resistor resultará em uma tensão analógica, se assim 
for desejado.
Saída
+9 V
5,1 kΩ
1 kΩ
8,2 kΩ
+9 V
9,1 kΩ
7,5 kΩ 1
2
+5 V
+1 V
Saída alta
Vref1 ≅+ 5 V
Vref2 ≅ +1 V
+
–
1
2
3
4
7
5
6
12+
–
Entrada
Saída baixa
Saída baixa
Figura 13.11 Operação de dois circuitos comparadores 339 como detector de janela.
606 Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd 606 3/11/13 6:28 PM
Conversão analógico-digital
Conversão de dupla rampa Um método bastante 
utilizado para converter uma tensão analógica em uma 
tensão digital é o de dupla rampa. A Figura 13.14(a) mos-
tra um diagrama em bloco do conversor básico de dupla 
rampa. A tensão analógica a ser convertida é aplicada atra-
vés de uma chave eletrônica a um circuito integrador ou 
gerador de rampa (essencialmente uma corrente constante 
que carrega um capacitor para produzir uma tensão linear 
em rampa). A saída digital é obtida a partir de um contador 
que funciona durante ambos os intervalos de inclinação 
positiva e negativa do integrador.
O método de conversão ocorre como segue. Para um 
intervalo de tempo fixo (geralmente a faixa de contagem 
completa do contador), a tensão analógica conectada ao 
integrador aumenta a tensão na entrada do comparador 
até um determinado valor positivo. A Figura 13.14(b) 
mostra que, no fim do intervalo fixo de tempo, a tensão 
do integrador é tanto maior quanto maior for a tensão de 
entrada. No fim do intervalo fixo de contagem, a conta-
gem é ajustada para zero, e a chave eletrônica conecta o 
integrador a uma tensão de entrada fixa ou de referência. 
A saída do integrador (ou entrada do capacitor) decresce 
então a uma taxa fixa. O contador avança durante esse 
tempo, enquanto a saída do integrador diminui a uma taxa 
fixa até ficar abaixo da tensão de referência do compara-
dor, ao mesmo tempo em que a lógica de controle recebe 
um sinal (a saída do comparador) para parar a contagem. 
O valor digital armazenado no contador é então a saída 
digital do conversor.
O uso do mesmo clock e do mesmo integrador para 
realizar a conversão durante os intervalos de inclinação 
positiva e negativa tende a compensar os desvios da fre-
quência de clock e as limitações de precisão do integrador. 
Selecionando o valor de entrada de referência e a taxa de 
clock, podemos graduar a saída do contador de acordo com 
o desejado. O contador pode ser binário, BCD ou outra 
forma de contador digital escolhida.
Conversão com circuito em escada Outro mé-
todo bastante conhecido de conversão analógico-digital 
utiliza um circuito em escada juntamente com circuitos 
Io
Vref
Chaves de corrente
R-2R Escada
Corrente
de referência
Entradas digitais
Figura 13.13 CI conversor digital-analógico que utiliza 
circuito em escada R-2R.
 
V (Saída 
analógica)
Entrada digital
o
Figura 13.12 Circuito em escada de quatro estágios utilizado como conversor digital-analógico: (a) circuito básico; 
(b) exemplo de circuito com entrada 0110.
Capítulo 13 CIs lineares/digitais 607
Boylestad_2012_cap13.indd 607 3/11/13 6:28 PM
contadores e comparadores (veja a Figura 13.15). Um con-
tador digital avança a partir de zero, enquanto um circuito 
em escada, acionado pelo contador, gera uma tensão em 
escada, como mostra a Figura 13.15(b), que aumenta em 
um incremento de tensão a cada passo de contagem. Um 
circuito comparador, recebendo a tensão em escada e a 
tensão de entrada analógica, fornece um sinal para parar 
a contagem quando a tensão da escada se eleva acima da 
tensão de entrada. O valor do contador nesse instante é a 
saída digital.
O incremento de tensão do sinal em escada depende 
do número de bits de contagem utilizado. Um contador 
de 12 estágios operando um circuito em escada de 12 
estágios, utilizando uma referência de 10 V, apresentaria 
um incremento de tensão igual a:
Vref
212 =
10 V
4096 = 2,4 mV 
Isso resultaria em uma resolução de conversão de 
2,4 mV. A taxa de clock do contador afetaria o tempo 
necessário para fazer uma conversão. Uma taxa de clock 
de 1 MHz operando um contador de 12 estágios exigiria 
um tempo máximo de conversão de:
4096 × 1 µs = 4096 µs ≈ 4,1 ms
O número mínimo de conversões que poderia ser 
feito em cada segundo seria, então,
número de conversões = 1/4,1 ms 
≈ 244 conversões/segundo
Entrada analógica
Integrador
Comparador
Vref
Clock
Entrada digital
Pulso 
de reset
Fim da contagem 
Linear Linear/Digital Digital
(a)
Entrada de 
referência
Fim da 
contagem Lógica de
 controle 
Pulsos de 
contagem
Intervalo de contagem
Contagem 
digital 
menor
Contagem 
digital
Contagem 
digital 
maior
Taxa fixa 
de descarga
(b)
Tensão de entrada
Tensão de entrada menor
Contador 
digital
Intervalo de 
tempo fixo
Tens
ão 
de 
ent
rad
a m
aio
r
Figura 13.14 Conversor analógico-digital que utiliza o método de dupla rampa: (a) diagrama lógico; (b) forma de onda.
608 Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd 608 3/11/13 6:28 PM
Na média, com algumas conversões exigindo pouco 
tempo de contagem e outras próximas ao máximo tempo 
de contagem, um tempo de conversão de 4,1 ms/2 = 
2,05 ms é necessário, e o número médio de conversões é 
de 2 × 244 = 488 conversões/segundo. Uma taxa de clock 
mais lenta resultaria em menos conversões por segundo. 
Um contador utilizando menos estágios de contagem (e 
menor resolução de conversão) faria mais conversões por 
segundo. A precisão da conversão depende da precisão 
do comparador.
13.4 FUnCIonamento De Um 
CI temporIzaDor
Outro circuito integrado analógico-digital bastante 
utilizado é o versátil temporizador 555. O CI é o resultado 
de uma combinação de comparadores lineares e flip-flops 
digitais, como mostra a Figura 13.16. O circuito inteiro 
costuma ser alojado em um encapsulamento de oito pinos, 
como especifica a Figura 13.16. Uma conexão em série de 
três resistores determina os valores da tensão de referência 
para os dois comparadores em 2VCC/3 e VCC/3. A saída 
desses comparadores habilita ou desabilita o flip-flop. 
A saída do circuito flip-flopé, então, trazida até a saída 
através de um estágio amplificador de saída. O circuito 
flip-flop também aciona um transistor dentro do CI, com 
o coletor usualmente sendo levado a um nível baixo para 
descarregar um capacitor de temporização.
operação astável
Uma aplicação conhecida do CI temporizador 555 
é como um multivibrador astável ou circuito de clock. A 
análise a seguir do funcionamento do 555 como um cir-
cuito astável engloba detalhes das diferentes partes da uni-
dade e de como as várias entradas e saídas são utilizadas. 
A Figura 13.17 mostra um circuito astável construído com 
um resistor e um capacitor externos para fixar o intervalo 
de temporização do sinal de saída.
O capacitor C carrega-se, tendendo ao valor VCC, 
através dos resistores externos RA e RB. Como mostra a 
Figura 13.17, a tensão do capacitor aumenta até ultra-
passar 2VCC/3. Essa tensão é a tensão de limiar no pino 6, 
(a)
(b)
Entrada
analógica
Fim da 
contagem
Tensão analógica
Início da 
contagem
Intervalo da 
contagem
Fim da 
contagem
Tensão em 
escada (degraus)
Saída digital
Pulsos de 
contagem
Pulso 
de reset
Comparador Lógica de 
controle Contador digital
Circuito em escada
Clock
Figura 13.15 Conversor analógico-digital que utiliza um circuito em escada: (a) diagrama lógico; (b) forma de onda.
Capítulo 13 CIs lineares/digitais 609
Boylestad_2012_cap13.indd 609 3/11/13 6:28 PM
que leva o comparador 1 a disparar o flip-flop de forma 
que a saída no pino 3 seja levada para nível baixo. Além 
disso, o transistor de descarga é ligado, fazendo com que 
o capacitor seja descarregado através de RB pelo pino 7. 
A tensão do capacitor diminui, então, até cair abaixo do 
valor de disparo (VCC/3). O flip-flop é disparado, a saída 
retorna para o nível alto e o transistor de descarga é des-
ligado, fazendo com que o capacitor possa novamente 
ser carregado através dos resistores RA e RB em direção 
ao valor de VCC.
A Figura 13.18(a) mostra as formas de onda no 
capacitor e na saída referentes a um circuito astável. Os 
cálculos dos intervalos de tempo nos quais a saída é alta 
e baixa podem ser feitos pelas relações
 Talta 0,7(RA + RB)C (13.3)
 Tbaixa 0,7RBC (13.4)
O capacitor C é
carregado através 
de R + RBA
O capacitor C é
descarregado através 
de RB
Temporizador
555
Saída
alta baixa
,
Figura 13.17 Multivibrador astável usando o CI 555.
VCC Limiar
F/F Saída
Descarga
VrefReset
R
1
2
Tensão de
controle
Entrada 
de disparo
1 2
3
4
7
5
68
1
3
R
R
+
–
+
–
2
3
Estágio 
de saída
( VCC)
( VCC)
Figura 13.16 Detalhes do CI temporizador 555.
610 Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd 610 3/11/13 6:28 PM
O período total é:
 T = período = Talta + Tbaixa (13.5)
A frequência do circuito astável é calculada com,*
 
f =
1
T
1,44
(RA + 2RB)C 
	
(13.6)
eXemplo 13.1
Determine a frequência e desenhe a forma de onda de 
saída para o circuito da Figura 13.18(a).
solução: 
Utilizando as Equações 13.3 a 13.6, temos
Talta = 0,7(RA + RB)C 
 = 0,7(7,5 × 103 + 7,5 × 103)(0,1 × 10–6) = 1,05 ms
Tbaixa = 0,7RBC = 0,7(7,5 × 103)(0,1 × 10–6) = 0,525 ms
 T = Talta + Tbaixa = 1,05 ms + 0,525 ms = 1,575 ms
f =
1
T =
1
1,575 × 10-3 635 Hz
As formas de onda aparecem na Figura 13.18(b).
operação monoestável
O temporizador 555 pode também ser utilizado como 
um circuito multivibrador monoestável ou de disparo único 
(one-shot), como mostra a Figura 13.19. Quando o sinal 
na entrada de disparo apresenta uma borda negativa, ele 
dispara o monoestável, e a saída no pino 3 vai para o nível 
alto e permanece ali durante um período de tempo dado por:
 Talta = 1,1RAC (13.7)
Ainda com relação à Figura 13.16, a borda negati-
va na entrada de disparo faz o comparador 2 disparar o 
flip-flop, com a saída no pino 3 indo para nível alto. O 
capacitor C é carregado em direção a VCC através do re-
sistor RA. Durante o intervalo de carga, a saída permanece 
alta. Quando a tensão através do capacitor atinge o valor 
de limiar de 2VCC/3, o comparador 1 dispara o flip-flop, 
com a saída indo para nível baixo. O transistor de descarga 
também vai a nível baixo, fazendo com que o capacitor 
permaneça próximo de 0 V até ser novamente disparado.
A Figura 13.19(b) mostra o sinal de disparo da entrada 
e a forma de onda resultante na saída para o temporizador 555 
funcionando como monoestável. Períodos de tempo para esse 
circuito podem variar de microssegundos a vários segundos, 
o que torna o CI útil para uma vasta gama de aplicações.
Temporizador
555
Saída
Descarga do
capacitor
,
,
,,,,
,
,,
,
,
,
, , ,
Tempo (m/s)
Carga do
capacitor
Tempo (m/s)
alta
baixa
Figura 13.18 Multivibrador astável para o Exemplo 13.1: (a) circuito; (b) formas de onda.
* O período pode ser calculado diretamente de T = 0,693(RA + 2RB)C ≈ 0,7(RA + 2RB)C e a frequência, de f 1,44
(RA + 2RB)C
 .
Capítulo 13 CIs lineares/digitais 611
Boylestad_2012_cap13.indd 611 3/11/13 6:28 PM
eXemplo 13.2
Determine o período da forma de onda de saída para 
o circuito da Figura 13.20 quando disparado por um 
pulso com borda negativa.
solução: 
Utilizando a Equação 13.7, obtemos
Talta = 1,1RAC = 1,1(7,5 × 103)(0,1 × 10–6) = 0,825	ms	
13.5 osCIlaDor ControlaDo 
por tensão
Um oscilador controlado por tensão (VCO) é um 
circuito que oferece um sinal variável de saída (normal-
mente uma forma de onda quadrada ou triangular) cuja 
frequência pode ser ajustada sobre uma faixa e controlada 
por uma tensão CC. Um exemplo de VCO é a unidade 
de CI 566, que possui circuitos para gerar sinais tanto de 
onda quadrada quanto triangular, cuja frequência é fixada 
por um resistor e um capacitor externos e, em seguida, 
variada por uma tensão CC aplicada. A Figura 13.21(a) 
mostra que o 566 contém fontes de corrente para carregar 
e descarregar um capacitor externo C1 a uma taxa deter-
minada pelo resistor externo R1 e pela tensão moduladora 
CC de entrada. Um circuito Schmitt trigger é utilizado para 
chavear as fontes de corrente para carregar ou descarregar 
o capacitor. A tensão triangular desenvolvida no capacitor 
e a onda quadrada do Schmitt trigger são fornecidas como 
saídas através de amplificadores buffers.
A Figura 13.21(b) mostra os pinos de conexão da 
unidade 566 e um resumo de fórmulas e de valores-limite. 
O oscilador pode ser programado para operar em uma faixa 
de frequência de razão 10:1 através da seleção adequada 
de um resistor e um capacitor externos, e, então, modulado 
sobre uma faixa cuja frequência pode variar em uma razão 
10:1 ajustada por uma tensão de controle VC.
A frequência livre, ou frequência central de operação 
(ƒo), pode ser calculada a partir de
 
fo =
2
R1C1
 a
V + - VC
V + b 
	
(13.8)
com as seguintes restrições práticas de valores de circuitos:
1. R1 deve estar na faixa de 2 kΩ ≤ R1 ≤ 20 kΩ.
2. VC deve estar na faixa de 3
4
V + ≤ VC ≤ V +.
3. fo deve estar abaixo de 1 MHz.
4. V + deve estar entre 10 V e 24 V.
Entrada
de disparo
Saída 
Saída 
Alta
Alta
Baixa
Saída de
disparo alta
Disparos de entrada
temporizam na
borda negativa
Temporizador
555
Talta
,
Figura 13.19 Operação do temporizador 555 como monoestável: (a) circuito; (b) formas de onda.
Saída
CI
555
,
,
,
Entrada
de disparo
Figura 13.20 Circuito monoestável para o Exemplo 13.2.
612 Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd 612 3/11/13 6:28 PM
A Figura 13.22 mostra um exemplo no qual o gera-
dor de funções com 566 é utilizado para fornecer os sinais 
com as formas de onda triangular e quadrada em uma 
frequência fixa determinada por R1, C1 e VC. Um divisor 
resistivo com R2 e R3 estabelece a tensão modulante CC 
em um valor fixo
VC =
R3
R2 + R3
V +
=
10 k
1,5 k + 10 k (12 V)
= 10,4 V 
(a qual cai apropriadamente na faixa de tensão de 0,75 V + 
= 9 V e V + = 12 V). Utilizando a Equação 13.8, temos:
fo =
2
(10 × 103)(820 × 10-12)
 a 12 - 10,4
12 b
32,5 zHk
Fontes de
correnteSchmitt
trigger
Amplificadores
buffers
Entrada de
modulação, VC
Entrada de
modulação, VC
GND Saída de onda
triagularSaída de onda
quadrada
,
Figura 13.21 Um gerador de funções com 566: (a) diagrama em blocos; (b) configuração de pinos e resumo de dados de operação.
,
Figura 13.22 Conexão de uma unidade de VCO com 566.
Capítulo 13 CIs lineares/digitais 613
Boylestad_2012_cap13.indd 613 3/11/13 6:28 PM
O circuito da Figura 13.23 mostra como a frequência 
da onda quadrada de saída pode ser ajustada utilizando-se 
a tensão de entrada VC para variar a frequência do sinal. 
O potenciômetro R3 permite variar VC de cerca de 9 V até 
quase 12 V, sobre a faixa completa de frequência de 10:1. 
Na situação em que o cursor do potenciômetro é levado 
totalmente para cima, a tensão de controle é de
VC =
R3 + R4
R2 + R3 + R4
 (V+)
=
5 k + 18 k
510 + 5 k + 18 k (+12 V)
= 11,74 V 
o que resulta em uma frequência de saída mínima de:
fo =
2
(10 × 103)(220 × 10-12)
a 12 - 11,74
12 b
19,7 kHz 
Com o cursor de R3 ajustado à extremidade inferior, 
a tensão de controle é
VC =
R4
R2 + R3 + R4
 (V+)
=
18 k
510 + 5 k + 18 k (+12 V)
= 9,19 V 
o que resulta em uma frequência máxima de:
fo =
2
(10 × 103)(220 × 10-12)
 a 12 - 9,19
12 b
212,9 kHz 
A frequência da onda quadrada de saída pode então 
ser variada utilizando o potenciômetro R3 para uma faixa 
de frequência de, no mínimo, 10:1.
Em vez de variar o ajuste do potenciômetro para 
mudar o valor de VC, a frequência da onda quadrada de 
saída pode ser variada utilizando-se uma tensão modulante 
de entrada, Vent, que pode ser aplicada como mostra a Fi-
gura 13.24. O divisor de tensão estabelece VC em cerca de 
10,4 V. Uma tensão CA de entrada de cerca de 1,4 V de 
pico pode variar VC em torno do ponto de polarização entre 
as tensões de 9 V e 11,8 V, fazendo com que a frequência 
de saída varie em uma faixa de 10:1. O sinal de entrada 
Vent, portanto, modula em frequência a tensão de saída em 
torno da frequência central, determinada pelo valor de 
polarização VC = 10,4 V (ƒo = 121,2 kHz).
13.6 malha amarraDa por Fase
A malha amarrada por fase (PLL) é um circuito 
eletrônico que consiste de um detector de fase, um filtro 
passa-baixas e um oscilador controlado por tensão conec-
tados como mostra a Figura 13.25. Aplicações comuns 
do PLL incluem: (1) sintetizadores de frequência que 
fornecem múltiplos de uma frequência de um sinal de 
referência (por exemplo, a frequência portadora para os 
múltiplos canais de um transmissor que opere na faixa 
do cidadão (CB) ou transmissores de rádios marítimos 
pode ser gerada utilizando uma frequência controlada por 
cristal único, e seus múltiplos obtidos utilizando-se um 
PLL); (2) circuitos de demodulação FM para operação 
em FM com excelente linearidade entre a frequência do 
sinal de entrada e a tensão de saída do PLL; (3) demodu-
lação das duas frequências de transmissão de dados ou de 
portadora em transmissões de dados digitais modulados 
,
ent
Figura 13.24 Operação de um VCO com entrada de 
frequência moduladora.
Figura 13.23 Conexão de um 566 como uma unidade VCO.
614 Dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap13.indd 614 3/11/13 6:28 PM
em FSK, phase shift keying; e (4) uma ampla variedade 
de aplicações, incluindo modems, receptores e transmis-
sores de telemetria, decodificadores de tom, detectores 
AM e filtros de rastreamento.
Um sinal de entrada, Vi, e o de um VCO, Vo, são 
comparados por um comparador de fase (veja a Figura 
13.25), fornecendo uma tensão de saída, Ve, que representa 
a diferença de fase entre os dois sinais. Essa tensão é então 
aplicada a um filtro passa-baixas que fornece uma tensão 
de saída (amplificada, se necessário), que pode ser tomada 
como a tensão de saída de um PLL. Essa tensão é realimen-
tada para modular a frequência do VCO. O funcionamento 
em malha fechada (closed-loop) do circuito mantém a fre-
quência do VCO amarrada à frequência do sinal de entrada.
operação básica do pll
A operação básica de um circuito PLL pode ser 
explicada utilizando-se o circuito da Figura 13.25 como 
referência. Consideraremos primeiro o funcionamento dos 
vários circuitos da malha quando ela opera “amarrada” 
(a frequência do sinal de entrada e a frequência do VCO 
são iguais). Quando a frequência do sinal de entrada é 
igual à do VCO para o comparador, a tensão Vd, tomada 
como saída, tem o valor necessário para manter o VCO 
“amarrado” ao sinal de entrada. O VCO, então, gera em 
sua saída um sinal de onda quadrada com amplitude fixa e 
na frequência da entrada. Podemos obter um desempenho 
melhor do circuito se a frequência central do VCO, ƒo, 
corresponder a uma tensão de polarização no centro da 
faixa de valores possíveis para essa tensão. O amplificador 
permite esse ajuste na tensão CC, tomando como entrada 
a saída do filtro. Quando a malha está amarrada, os dois 
sinais aplicados ao comparador têm a mesma frequência, 
embora não necessariamente em fase. Uma diferença de 
fase fixa entre os dois sinais para o comparador resulta em 
uma tensão CC fixa para o VCO. Mudanças na frequência 
de entrada do sinal resultam em mudanças na tensão CC 
do VCO. Dentro de uma faixa de frequências de captura 
e amarração, a tensão CC força a frequência do VCO a 
ser igual à da entrada.
Durante a fase de “amarração” da malha, a saída do 
comparador de fase possui componentes em frequências 
relativas à soma e à diferença dos sinais comparados. 
O filtro passa-baixas deixa passar somente os componentes 
de baixa frequência do sinal, possibilitando a amarração 
entre o sinal de entrada e o sinal do VCO.
Devido à faixa de operação limitada do VCO e 
à conexão de realimentação do circuito PLL, há duas 
bandas de frequência importantes especificadas para um 
PLL. A faixa de captura de um PLL é a faixa de frequên-
cias centrada em torno da frequência livre do VCO, ƒo, 
na qual a malha pode adquirir a amarração com o sinal 
de entrada. Uma vez que o PLL conseguir a captura, ele 
pode se manter amarrado com o sinal de entrada sobre 
uma faixa de frequências relativamente ampla, chamada 
faixa de amarração.
aplicações
O PLL pode ser utilizado em uma ampla variedade 
de aplicações, incluindo (1) demodulação de frequên-
cia, (2) síntese de frequência e (3) decodificadores FSK. 
A seguir, damos exemplos de cada um deles.
Sinal de
entrada
Na frequência
central do VCO, fo
Detector
de fase
Filtro
passa-baixas Amplificador Sinal de
saída
Figura 13.25 Diagrama em blocos de uma malha amarrada por fase básica (PLL).
Capítulo 13 CIs lineares/digitais 615
Boylestad_2012_cap13.indd 615 3/11/13 6:28 PM