Flip Flop

Prévia do material em texto

Circuitos Lógicos – Prof. Daniel D. Silveira
Circuitos Lógicos
Biestáveis R‐S, J‐K e D
Prof.: Daniel D. Silveira
Horário: 4a.f e 6a.f de 10h às 12h
1
Circuitos Lógicos – Prof. Daniel D. Silveira
• Elemento de memória implementado a 
partir de portas lógicas
• A maioria das entradas precisa ser apenas 
momentaneamente ativada (pulsada) para 
provocar a mudança de estado
2
Flip‐Flop 
Circuitos Lógicos – Prof. Daniel D. Silveira
Latch com portas NAND
• Entradas em repouso no estado ALTO
• Uma delas é pulsada em baixo para alterar 
as saídas do latch
• Dois estados de saída possíveis: o estado 
atual de saída depende do que aconteceu 
anteriormente nas entradas
3
Circuitos Lógicos – Prof. Daniel D. Silveira
Setando o latch
• Entrada SET momentaneamente pulsada 
em BAIXO, RESET em ALTO
• Um pulso de nível baixo sempre leva o latch
para o estado em que Q=1 (Setar o latch)
4
Circuitos Lógicos – Prof. Daniel D. Silveira
Resetar o latch
• Entrada RESET momentaneamente 
pulsada em BAIXO, SET em ALTO
• Um pulso de nível baixo sempre leva o 
latch para o estado em que Q=0 (Resetar
o latch)
5
Circuitos Lógicos – Prof. Daniel D. Silveira
• Entradas SET e RESET são pulsadas em nível 
baixo simultaneamente
• Nível alto em ambas saídas das portas 
NAND,             
• Condição indesejada, resultados 
imprevisíveis
• SET=RESET=0 não é usada em um latch com 
portas NAND
6
Setar e Resetar simultaneamente
1== QQ
Circuitos Lógicos – Prof. Daniel D. Silveira
• SET=RESET=1, estado normal de repouso
• SET=0, RESET=1, faz a saída ir para Q=1, 
setar o latch
• SET=1, RESET=0, faz a saída ir para Q=0, 
resetar o latch
• SET=RESET=0, estado de Q imprevisível
7
Resumo do latch com portas 
NAND 
Circuitos Lógicos – Prof. Daniel D. Silveira
• As entradas são ativas em nível baixo
• Pode ser representado por outras portas 
lógicas ou por blocos
• Entradas SET e RESET abreviadas para S e R
8
Representações alternativas 
Circuitos Lógicos – Prof. Daniel D. Silveira
• Seja a forma de onda aplicada em um latch. 
Considere inicialmente Q=0, determine a 
forma de onda de saída Q:
9
Exemplo 
Circuitos Lógicos – Prof. Daniel D. Silveira
10
Exemplo prático 
Circuitos Lógicos – Prof. Daniel D. Silveira
• Funciona como o Latch com portas NAND, 
mas as entradas SET e RESET são ativas em 
nível ALTO. O estado de repouso é
SET=RESET=0
11
Latch com portas NOR 
Circuitos Lógicos – Prof. Daniel D. Silveira
Exemplo 
• Considere inicialmente Q=0 e determine 
a forma de onda
12
Circuitos Lógicos – Prof. Daniel D. Silveira
• Quando energizado, o flip‐flop pode 
assumir Q=0 ou Q=1
• Logo, deve‐se colocá‐lo em um estado 
desejado ativando momentaneamente a 
entrada SET ou RESET no início da operação 
do circuito
13
Estado do flip‐flop quando energizado 
Circuitos Lógicos – Prof. Daniel D. Silveira
• Sistemas assíncronos: as saídas de circuitos 
lógicos podem mudar de estado a qualquer 
momento. Tanto o projeto quanto a análise 
são mais difíceis
• Sistemas síncronos: os momentos exatos 
em que uma saída qualquer pode mudar de 
estado são determinados por um sinal 
denominado clock
14
Sinais de clock e flip‐flops com CLK
Circuitos Lógicos – Prof. Daniel D. Silveira
• Podem ser transição positiva (borda de 
subida) ou transição negativa (borda de 
descida)
• Quase todos os eventos em um sistema 
digital são sincronizados com as transições 
do sinal de clock
15
Transições ou bordas 
Circuitos Lógicos – Prof. Daniel D. Silveira
• Tem uma entrada de clock, disparada por 
borda (ativada pela transição do sinal de 
clock)
• Entradas de controle, que não terão efeito 
sobre a saída Q até que uma transição 
ocorra. São denominadas entradas de 
controle síncronas
16
Flip‐flops com clock
Circuitos Lógicos – Prof. Daniel D. Silveira
• Flip‐flop S‐R com clock disparado na borda 
positiva
• O flip flop muda 
de estado apenas 
na transição de 
0 para 1
• Q0 indica o nível 
na saída Q antes 
da borda de 
subida do clock
17
Flip‐flop S‐R com clock
Circuitos Lógicos – Prof. Daniel D. Silveira
• Esse FF é disparado apenas quando a 
entrada CLK muda de 1 para 0
• A saída irá mudar de estado lógico apenas 
nos instantes em que ocorrerem as bordas 
de descida 
18
Flip‐flop S‐R com clock
Circuitos Lógicos – Prof. Daniel D. Silveira
• J=K=1 causa mudança para o estado lógico 
oposto
19
Flip‐flop J‐K com clock
Circuitos Lógicos – Prof. Daniel D. Silveira
• Flip‐flop disparado nas bordas de descida
•Mais versátil e mais usado que o R‐S, pois 
não tem estados ambíguos
• Bastante utilizado em contadores binários
20
Flip‐flop J‐K com clock
Circuitos Lógicos – Prof. Daniel D. Silveira
• Circuito interno
21
Flip‐flop J‐K com clock
Circuitos Lógicos – Prof. Daniel D. Silveira
• O nível lógico presente na entrada D será
armazenado no flip‐flop no instante em que 
ocorrer a borda de subida (ou descida) do clk
22
Flip‐flop D com clock
Circuitos Lógicos – Prof. Daniel D. Silveira
• Pode ser implementado a partir de um FF 
J‐K e um inversor
23
Implementação de um FF D 
Circuitos Lógicos – Prof. Daniel D. Silveira
• Pode ser usado por exemplo na 
transferência de dados
24
Aplicação prática de um FF D 
Circuitos Lógicos – Prof. Daniel D. Silveira
• Possui a entrada ENABLE, quando EN=1, o 
latch é transparente e acompanha a entrada
25
O Latch D 
Circuitos Lógicos – Prof. Daniel D. Silveira
• Entradas que não dependem e não são 
afetadas pelo clock enquanto acionadas
• Colocam o FF em 1 ou 0 em qq instante
26
FF J‐K – Entradas Assíncronas 
Circuitos Lógicos – Prof. Daniel D. Silveira
• Exemplo com formas de onda
27
FF J‐K – Entradas Assíncronas 
Circuitos Lógicos – Prof. Daniel D. Silveira
• Sincronização de FF
28
Aplicações em FF 
Circuitos Lógicos – Prof. Daniel D. Silveira
29
Exercícios propostos 
Circuitos Lógicos – Prof. Daniel D. Silveira
30
Exercícios propostos 
Circuitos Lógicos – Prof. Daniel D. Silveira
31
Exercícios propostos 
Circuitos Lógicos – Prof. Daniel D. Silveira
32
Exercícios propostos 
Circuitos Lógicos – Prof. Daniel D. Silveira
33
Exercícios propostos