Sistemas Digitais - Aulas Teóricas 09 - 18

Prévia do material em texto

1 
 
Departamento de Computação 
 
 
 
 
 
Sistemas Digitais para 
Computação 
 
 
 
AULAS TEÓRICAS 
 
 
09 a 18 
 
 
 
 
 
 
 
Prof. MSc. Mário Oliveira Orsi 
Prof . MSc. Carlos Alexandre Ferreira de Lima 
 
 
Março de 2009 
 
 2 
Sistemas Digitais Roteiro da 9
a
 aula 
 
Referência ao Programa: Álgebra Booleana e Circuitos Lógicos 
 Simplificação por Mapeamento de Karnaugh 
 
Referência Livro Texto: Capítulo 4 – 4.5 
 
Objetivo: apresentar os Mapas de até 3 variáveis 
 
 MAPEAMENTO DE KARNAUGH 
 
Mapa de Karnaugh é um método gráfico usado para simplificar uma equação lógica ou 
converter uma tabela verdade em circuito lógico. 
 
 
 MAPA para 1 VARIÁVEL 
 
Exemplos: 
 
1) f(x) = X X = 0  
 f(x) = 0 constante 
 
 _ 
2) f(x) = X +X = 1  
 f(x) = 1 constante 
 
 
3) f(x) = X  
 f(0) = 0 f(1) = 1 
 
 _ 
4) f(x) = X  
 f(0) = 1 f(1) = 0 
 
 
 
 MAPA para 2 VARIÁVEIS 
 
 
 
 
 
 
 
 
X 0 1 
 f(0) f(1) 
X 0 1 
 0 0 
X 0 1 
 1 1 
X 0 1 
 0 1 
X 0 1 
 1 0 
 B B 
 0 1 
 
A 
 
0 
 
f(0,0) 
 
 
f(0,1) 
 
 
A 
 
1 
 
f(1,0) 
 
 
f(1,1) 
 
 
 3 
Exemplo 1 
Marcamos com um círculo e fazemos a 
Leitura das saídas = 1: unidos com OU (+) 
 
 
 
  
 
 
 
 
Exemplo 2: 
 
A B S 
0 0 1 
0 1 0 
1 0 1 
1 1 0 
 
 
Exemplo 3: 
 
A B S 
0 0 1 
0 1 1 
1 0 0 
1 1 0 
 
 
Exemplo 4: 
 
 
 
 
 
 
* Pode-se repetir uma saída em vários grupos para Simplificar 
 
Exemplo 5: 
 
 
 
A B S 
0 0 1 
0 1 0 
1 0 0 
1 1 1 
A B S 
0 0 1 
0 1 0 
1 0 1 
1 1 1 
C D S 
0 0 0 
0 1 1 
1 0 1 
1 1 1 
D D
0 1
C 0 0 1
C 1 1 1 C +D
 
0 1 
0 1 0 
1 0 1 
A 
A 
B B 
A . B + A . B 
B B 
0 1 
A 0 1 0 
A 1 1 0 
1) Leitura das saídas 1: unidos com OU (+) s/ agrupar 
agrupar AB + AB 
AB 
 errado 
errado 2) agrupamos os 1s adjacentes (LÓGICO) e 
 eliminamos a variável que muda 
B B varia 
0 1 
A 0 1 1 
A 1 0 0 A 
B B 
0 1 
varia A 0 1 0 
A 1 1 0  B 
B B 
0 1 AB+AB + AB 
A 0 1 0 
A 1 1 1 B + A 
 
 4 
Exemplo 6: 
 
A B S 
0 0 1 
0 1 1 
1 0 1 
1 1 0 
 
 
 
 
 
 
 
 
Importante: No Mapa usamos sempre a ordenação refletida 
 
Exemplos: 
 
 
 
 
 
 
 
 
 
 
 
 MAPA para 3 VARIÁVEIS 
 
Primeiro passo: montar o Mapa à partir da tabela 
 
Segundo passo: examinar o mapa para detectar os 1s que não são adjacentes a quaisquer outros1s 
 
Terceiro passo: agrupar os 1s que são adjacentes a somente outro 1 
 
Quarto passo: agrupar qualquer octeto, mesmo que contenha 1s já combinados 
 
Quinto passo: agrupar qualquer quarteto que contenha 1 ou mais 1s que ainda não tenham sido 
combinados (certificar de usar o nº mínimo de agrupamentos) 
 
Sexto passo: agrupar quaisquer outros 1s que ainda não ainda não tenham sido combinados 
(certificar de usar o nº mínimo de agrupamentos) 
 
Sétimo passo: forme a soma OU (OR) dos termos gerados por cada agrupamento 
 
ORDENAÇÃO RETA ORDENAÇÃO REFLETIDA
AB AB AB AB AB AB AB AB
0,0 0,1 1,0 1,1 0,0 0,1 1,1 1,0
f(0,0) f(0,1) f(1,0) f(1,1) f(0,0) f(0,1) f(1,1) f(1,0)
1) AB AB 2) AB AB
0,0 0,1 1,1 1,0 0,0 0,1 1,1 1,0
1 1 0 0 0 1 1 0
A B
3) AB AB AB
0,0 0,1 1,1 1,0
1 0 1 1
A + B
 
A + B 
 
 5 
1) Exemplo: 
 
1º passo 
 
 
 
 
 
 
 
 
 
 
 
 
2o passo: não tem 1s Isolados 
 
3o passo: tem dois 1s adjacentes somente a outros 1 4º passo: não tem octetos 
 
 5º passo: tem um quarteto 6º passo: todos os 1s foram agrupados 
 LEITURA: 
 
 
 
 
 
 
 
 
 
 
 
2) Exemplo: 
 
 
 
 
 
 
 
 
 
 
 
 
M M
0 1
KL 0,0 1 0
KL 0,1 1 1
KL 1,1 1 1
KL 1,0 0 1
M M
0 1
KL 0,0 1 2
KL 0,1 3 4
KL 1,1 7 8
KL 1,0 5 6
K L M S
0 0 0 1 1
0 0 1 0 2
0 1 0 1 3
0 1 1 1 4
1 0 0 0 5
1 0 1 1 6
1 1 0 1 7
1 1 1 1 8
M M
0 1
KL 0,0 0 1
KL 0,1 2 3
KL 1,1 6 7
KL 1,0 4 5
K L M S
0 0 0 1 0
0 0 1 0 1
0 1 0 1 2
0 1 1 1 3
1 0 0 0 4
1 0 1 1 5
1 1 0 1 6
1 1 1 1 7
A B C S
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
C C 
0 1 
AB 0,0 1 0 
AB 0,1 1 1 
AB 1,1 0 1 AC + BC 
AB 1,0 0 0 
M M
0 1
KL 0,0 1 0
KL 0,1 1 1
KL 1,1 1 1
KL 1,0 0 1
L
KM
M M 
0 1 
KL 0,0 1 0 
KL 0,1 1 1 
KL 1,1 1 1 
KL 1,0 0 1 
KM 
KM + L + KM 
 
 6 
Exercício 1: Projetar um circuito “Detetor de Maioria” de 3 entradas 
 
 
 
 
 
 
 
 
 
 + + 
 
 
 
USANDO O MAPA 
 
 
 
 
 
 
 
 
 
 
 
Exercício 2: Utilizando a tabela aplique a fórmula de interpolação; simplificação (teoremas e mapa 
de Karnaugh) e faça a esquematização do circuito com NOR de 2 entradas. 
 Interpolação 
 
 
 
 
 
 
 
 
 
 
 
 
simplificação 
 
I 
 
S = A.B.C+ A.B.C+ A.B.C+ A.B.C 
S = A.B.C+ A.B.C+ A.B.C+ A.B.C 
S = A.B.C+ A.B.C+ A.B 
S = B.C A.C A.B 
A B C S 
0 0 0 0 
0 0 1 0 
0 1 0 0 
0 1 1 1 A.B.C 111 
1 0 0 0 
1 0 1 1 A.B.C 111 
1 1 0 1 A.B.C 111 
1 1 1 1 A.B.C 111 
C C 
0 1 
AB 0,0 0 0 
AB 0,1 0 1 
AB 1,1 1 1 AB + BC + AC 
AB 1,0 0 1 
S = X.Y.Z+ X.Y.Z+ X.Y.Z+ X.Y.Z
S = X.Z+ + Y.Z
X Y Z S 
0 0 0 1 X. Y. Z 
0 0 1 0 
0 1 0 1 X. Y. Z 
0 1 1 1 X. Y. Z 
1 0 0 0 
1 0 1 0 
1 1 0 0 
1 1 1 1 X. Y. Z 
C C 
0 1 
XY 0,0 1 0 
XY 0,1 1 1 
XY 1,1 0 1 XZ + YZ 
XY 1,0 0 0 
 
 7 
Esquema: 
 
NOR –2 Entradas: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Exercício 3: Projetar um circuito (tabela abaixo) usando Simplificação algébrica e Mapa 
de Karnaugh 
 
 
 
 
 8 
 
 
FIGURA 4-12 Exemplo de agrupamentos de pares de 1s adjacentes. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Atividades para casa: Ler o Cap4 de Responder as questões e problemas das seções 4.5 
 
 9 
Sistemas Digitais Roteiro da 10 
a
 aula 
 
Referência ao Programa: Álgebra Booleana e Circuitos Lógicos 
 Simplificação por Mapa de Karnaugh 
 
Referência Livro Texto: Capítulo 4 – 4.5 
Objetivo: apresentar os Mapas de 4 variáveis - Exercícios; Condições Opcionais 
 
ALGEBRA BOOLEANA E CIRCUITOS LÓGICOS 
 Mapa p/ 4 variáveis 
 
Primeiro passo: montar o Mapa à partir da tabela 
Segundo passo:examinar o mapa para detectar os 1s que não são adjacentes a qq outros1s 
Terceiro passo: agrupar os 1s que são adjacentes a somente outro 1 
Quarto passo: agrupar qualquer octeto, mesmo que contenha 1s já combinados 
Quinto passo: agrupar qualquer quarteto que contenha 1 ou mais 1s que ainda não tenham 
sido combinados (certificar de usar o nº mínimo de agrupamentos) 
Sexto passo: agrupar qualquer outros 1s que ainda não ainda não tenham sido combinados 
(certificar de usar o nº mínimo de agrupamentos) 
Sétimo passo: forme a soma OU (OR) dos termos gerados por cada agrupamento 
 
1) Exemplo: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
D + AC + BC
A B C D S
0 0 0 0 1 0
0 0 0 1 1 1
0 0 1 0 1 2
0 0 1 1 0 3
0 1 0 0 1 4
0 1 0 1 1 5
0 1 1 0 1 6
0 1 1 1 1 7
1 0 0 0 1 8
1 0 0 1 0 91 0 1 0 1 10
1 0 1 1 0 11
1 1 0 0 1 12
1 1 0 1 0 13
1 1 1 0 1 14
1 1 1 1 1 15
CD CD CD CD
0,0 0,1 1,1 1,0
AB 0,0 0 1 3 2
AB 0,1 4 5 7 6
AB 1,1 12 13 15 14
AB 1,0 8 9 11 10
CD CD CD CD 
0,0 0,1 1,1 1,0 
AB 0,0 1 1 0 1 
AB 0,1 1 1 1 1 
AB 1,1 1 0 1 1 
AB 1,0 1 0 0 1 
 
 10 
2) Exemplo: 
 
 
 
 
 
3) Exemplo: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 11 
4) Exemplo: 
 
 
 
 
 
 
 
 
 
de acordo com a tabela ( próxima folha) e figura (Display) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 12 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Na página a seguir a solução para as saídas f , g  Terminar exercício: Achar a solução 
para as saídas a, b, c, d, e. 
 
a
f g b
e c
d
A B C D a b c d e f g
12
13
14
15
8
9
10
11
4
5
6
7
0
1
2
3
1
1
0
1
0 1 0 0 1
0 11
1 1
N
0 1 0
0
1
0
1
0
1
1 1 1 1 1
1 1 1
0
1 10 1
11 0 1 0
1 1 0 0 1 1
1
0
1
1 1
0
0 1
1 1 0 1
1 1 1 1 0 0 0
0
1 1 1
0 0 0
1 1 1
0 1 1
0 1 1
0 0 1
1 0 1
0 0 0
1 1 0
1 1 1 1
1 1 1 1
1 1 1 0
1 0 1 1
1 0 1 1
0 1 1 0
1 1 1 1
1 1 0 1
0 1 1 0
1 1 1 10
1
0
1
0
0
0
0
1
1
0
0
1
1
0
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
0
0
0
0
 
 13 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
CD CD CD CD
0,0 0,1 1,1 1,0
AB 0,0
AB 0,1
AB 1,1
AB 1,0
CD CD CD CD
0,0 0,1 1,1 1,0
AB 0,0
AB 0,1
AB 1,1
AB 1,0
CD CD CD CD
0,0 0,1 1,1 1,0
AB 0,0
AB 0,1
AB 1,1
AB 1,0
CD CD CD CD
0,0 0,1 1,1 1,0
AB 0,0
AB 0,1
AB 1,1
AB 1,0
f 
CD CD CD CD 
0,0 0,1 1,1 1,0 
AB 0,0 1 0 0 0 
AB 0,1 1 1 0 1 
AB 1,1 1 0 1 1 
AB 1,0 1 1 1 1 
 ABC + AB+ CD+BD + AC 
CD CD CD CD
0,0 0,1 1,1 1,0
AB 0,0
AB 0,1
AB 1,1
AB 1,0
a b 
c d 
e 
g 
Para casa: Ler o Capítulo 4 
do Livro texto e Responder as 
questões e problemas das 
seções 4.5 
 
CD CD CD CD 
0,0 0,1 1,1 1,0 
AB 0,0 0 0 1 1 
AB 0,1 1 1 0 1 
AB 1,1 0 1 1 1 
AB 1,0 1 1 1 1 
AB+ ABC+AD + BC + CD 
 
 14 
 
 
 
 
 
 
 15 
Para casa: 
Ler o Capítulo 4 do Livro texto e Responder as questões e problemas das seções 4.5 
 
 16 
Sistemas Digitais Roteiro da 11 
a
 aula 
 
Referência ao Programa: Álgebra Booleana e Circuitos Lógicos 
 Técnicas de Projeto de Circuitos Lógicos 
 
Referência Livro Texto: Capítulo 4 – 4.5 
 
Objetivo: apresentar Projeto de circuitos diretamente simplificados nos mapas de Kanaugh 
 
Atividades 
 Apresentar os conceitos e exemplos 
 
ALGEBRA BOOLEANA E CIRCUITOS LÓGICOS 
 Condições Opcionais nos Mapas 
 
Representam combinações, em uma situação – problema em que: 
 
a) Nunca ocorrem Ex. o semáforo ( Vermelho e Verde) 
 
b) Não importa 
 
Notação - X 
Leitura 
– como 0 ou 1, dependendo da conveniência ( simplificação) 
– numa direção depois na outra: 
– quem variou (Sai) 
– constante permanece no termo: 0 barra 1 s/ barra 
 
Lembretes: 
 
1. examinar o mapa para detectar os 1s e que não são adjacentes a qq outros 1s ou Xs 
2. agrupar os 1s e Xs que são adjacentes a somente outro 1 
 
Quanto Maior o grupo Menor os termos (simplificação) portanto: 
3. agrupar qualquer octeto, mesmo que contenha 1s e Xs já combinados 
 
4. agrupar qualquer quarteto que contenha 1 ou mais 1s e Xs que ainda não tenham sido 
combinados (certificar de usar o nº mínimo de agrupamentos) 
 
5. agrupar qualquer outros 1s que ainda não ainda não tenham sido combinados (certificar 
de usar o nº mínimo de agrupamentos) 
 
6. forme a soma OU (OR) dos termos gerados por cada agrupamento 
 
Simplificação por Mapeamento de Karnaugh: 
 
 
 17 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Exemplo:
1o Passo: montar o Mapa à partir da tabela 
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
A B C D S
0 0 0 0 X
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 X
0 1 1 0 1
0 1 1 1 X
1 0 0 0 0
1 0 0 1 1
1 0 1 0 X
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 X
A B C D S
0 0 0 0 X
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 X
0 1 1 0 1
0 1 1 1 X
1 0 0 0 0
1 0 0 1 1
1 0 1 0 X
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 X
A B C D S
0 0 0 0 X
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 X
0 1 1 0 1
0 1 1 1 X
1 0 0 0 0
1 0 0 1 1
1 0 1 0 X
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 X
A B C D S
0 0 0 0 X
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 X
0 1 1 0 1
0 1 1 1 X
1 0 0 0 0
1 0 0 1 1
1 0 1 0 X
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 X
CD
00 01 11 10AB
0 0
0 1
1 1 
1 0 
0 1 23
674 5
8 9 1011
12 13 1415
CD
00 01 11 10AB
0 0
0 1
1 1 
1 0 
0 1 23
674 5
8 9 1011
12 13 1415
00 01 11 10AB
0 0
0 1
1 1 
1 0 
0 0
0 1
1 1 
1 0 
0 1 23
674 5
8 9 1011
12 13 1415
00 01 11 10AB
CD
0 0
0 1
1 1 
1 0 
00 01 11 10AB
CD
0 0
0 1
1 1 
1 0 
0 0
0 1
1 1 
1 0 
0 1 23
674 5
8 9 1011
12 13 1415
X 1 00
1X1 X
0 1 X1
1 1 0X
2o Passo: não tem 1s Isolados
00 01 11 10AB
CD
0 0
0 1
1 1 
1 0 
X 1 00
1X1 X
0 1 X1
1 1 0X
00 01 11 10AB
CD
0 0
0 1
1 1 
1 0 
00 01 11 10AB
CD
0 0
0 1
1 1 
1 0 
0 0
0 1
1 1 
1 0 
X 1 00
1X1 X
0 1 X1
1 1 0X
3o Passo: não tem 1s adjacentes 
somente a outros 1 ou X
4o Passo: não tem Octeto
5o Passo: tem Quartetos
S = C D C D + +
B A
00 01 11 10AB
CD
0 0
0 1
1 1 
1 0 
X 1 00
1X1 X
0 1 X1
1 1 0X
00 01 11 10AB
CD
0 0
0 1
1 1 
1 0 
00 01 11 10AB
CD
0 0
0 1
1 1 
1 0 
0 0
0 1
1 1 
1 0 
X 1 00
1X1 X
0 1 X1
1 1 0X
6o Passo: todos 1s agrupados
C D C D A BA B
C C 
A BC A BC 
D
A DA D + A BA BA B
A C A C A C + +A BC A D + A B+ +A BC A BC A DA D + A BA BA B
X
X
X
X
Tem duas soluções:
( circulo ou elipse vermelho )
 
 18 
Exemplo: conclusão para a 1ª solução substituindo os X não usados = 0 e X usados = 1  
 
 
 
 
 
 
 
 
 
 
 
Outros exemplos: 
 
 
CD CD CD CD 
0,0 0,1 1,1 1,0 
AB 0,0 0 1 0 0 
AB 0,1 1 1 1 1 
AB 1,1 1 1 1 0 
AB 1,0 0 1 1 0 
AD + CD + BC + AB 
 
 19 
Simplificação por Mapeamento de Karnaugh :
FIGURA 4-18 Condições don’t-care devem ser auteradas para 0 ou para
1 de forma a gerar agrupamentos no mapa k que produzam a expressão
mais simples.
Sistemas Digitais: Princípios e Aplicações
Ronald J. Tocci e Neal S. Widmer Capítulo 4 Prentice Hall CODIGO BCD – Binary Coded Decimal 
Cada digito decimal é representado por 4(quatro) bits binários no código BCD 
 
 
 
 
 
 
Exercício: Relacionar as Representações para os num. Decimais de 0 a 15. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Exemplos:
decimal 8 7 4 9 4 3
BCD 1000 `0111 `0100 1001 `0100 `0011
D H 
0 
1 
2 
3 
4 
5 
6 
7 
8 
9 
10 
11 
12 
13 
14 
15 
BCD B 
 
 20 
 
 
 
 
 
 
Considerando a especificação da tabela e figura (Display) na 
folha a seguir 
 
 
 
 
 
 
 
 
 
 
 
 
 21 
 
 
 
 
 
 
 
 g 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
f 
 
 
 
 
 
 
 
 
 
 
 
 
 
a solução para as saída, f g é mostrada acima Terminar em casa: Achar a solução 
para as saídas a, b, c, d, e Na página a seguir. 
 
Atividades Para casa: 
 
• Terminar exercício: Achar a solução para as saídas a, b, c, d, e  CI 7448 
(laboratório: decodificador BCD 4 bits X 7 segmentos a b c d e f g ) 
• Ler o Capítulo 2, 2.5 a 2.8  códigos alfanuméricos e 4, 4.5 do Livro texto 
• Responder as questões e problemas das seção 4.5 
 
a
f g b
e c
d
A B C D a b c d e f g
opcional
opcional
opcional
opcional
opcional
opcional
0
X
0 X X X X
0
X X
N
0 1 0 X X X
X X X
X X X X
X X X
X X
1 1 X X X X
X X0
XX X X
X X
0
1 1 0 X
1 X
X
1 1
1 1 1 X X X X
X
1 1 1
0 0 0
1 1 1
0 1 1
0 1 1
0 0 1
1 0 1
0 0 0
1 1 0
1 1 1 1
1 1 1 1
1 1 1 0
1 0 1 1
1 0 1 1
0 1 1 0
1 1 1 1
1 1 0 1
0 1 1 0
1 1 1 1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
1
1
0
0
1
1
0
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
0
0
0
0
CD CD CD CD 
0,0 0,1 1,1 1,0 
AB 0,0 0 0 1 1 
AB 0,1 1 1 0 1 
AB 1,1 X X X X 
AB 1,0 1 1 X X 
D B C B C B A 
D C C B C B A 
   
   
 
 22 
 
 
 
a b 
 
 
 
 
 
 
 
 
 
 
 
 
 
c d 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 e 
 
 
 
 
 
 
 
 
 
 
 
 
 
CD CD CD CD 
0,0 0,1 1,1 1,0 
AB 0,0 
AB 0,1 
AB 1,1 
AB 1,0 
CD CD CD CD 
0,0 0,1 1,1 1,0 
AB 0,0 
AB 0,1 
AB 1,1 
AB 1,0 
CD CD CD CD 
0,0 0,1 1,1 1,0 
AB 0,0 
AB 0,1 
AB 1,1 
AB 1,0 
CD CD CD CD 
0,0 0,1 1,1 1,0 
AB 0,0 
AB 0,1 
AB 1,1 
AB 1,0 
CD CD CD CD 
0,0 0,1 1,1 1,0 
AB 0,0 
AB 0,1 
AB 1,1 
AB 1,0 
 
 23 
Sistemas Digitais Roteiro da 12 
a
 aula 
 
Referência ao Programa: Circuitos Combinacionais 
 Funções XOR e XNOR 
 Circuitos de Geração e teste de paridade 
 Bit de Paridade 
 Geradores e Verificadores de Paridade 
 Circuitos True/Complement (Transparente/Complem) 
 Sistemas de Numeração e Códigos 
 
Referência Livro Texto: Capítulo 4 – 4.6 a 4.8 
 
Objetivo: apresentar Funções XOR e XNOR; Bit de Paridade; Geradores e Verificadores de Paridade; 
Habilitar (ENABLE) / Desabilitar ; Circuitos True / complement e apresentar os Sistemas Posicionais 
Binário, Decimal e Hexadecimal; Conversões entre sistemas 
 
Atividades 
 Apresentar os conceitos e exemplos 
 
CIRCUITOS COMBINACIONAIS 
 
Função XOR: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Características XOR 
1. duas entradas 
2. saída 1 somente se 
 entradas níveis diferentes 
 
 
 
 
A B XOR
A
A.B
A.B + A.B
A B S
A.B 0 0 0
B 0 1 1
1 0 1
1 1 0
A B
A.B + A.B
A + B
 
 24 
Função XNOR: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Características XOR 
3. duas entradas 
4. saída 1 somente se 
entradas níveis iguais 
 
 
APLICAÇÃO DE FUNÇÃO XOR: 
 
 Circuitos Geradores e Verificadores de paridade: São utilizados para detectar 
erros na transmissão de dados 
 
 
 
 
 
 
 
 
 
 
 
 
 
Principio de Funcionamento: 
 
Paridade par: numero par de entradas está em 1 Gera saída 0 
 
Paridade impar: numero impar de entradas está em 1 Gera saída 1 
 
A B C D S
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
Sistemas Digitais: Princípios e 
Aplicações
Ronald J. Tocci e Neal S. 
Widmer
Capítulo 2
Prentice Hall
Sistemas Digitais: Princípios e 
Aplicações
Ronald J. Tocci e Neal S. 
Widmer
Capítulo 2
Prentice Hall
FIGURA 2-2 Exemplo de um erro causado
por um ruído em uma transmissão digital.
A B XNOR
A
A.B
B A.B + A.B
A B S
A.B 0 0 1
0 1 0
1 0 0
1 1 1
A B
A.B + A.B
A + B
XNOR 
 
 25 
TRANSMISSOR 
 
Circuito gerador de paridade: 
 
Gera o Bit de paridade “P” Transmitido para o receptor (rx) junto com os dados originais 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
RECEPTOR 
 
 
Circuito verificador de paridade 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Saída = erro  se um numero impar de 1s ocorrer nas entradas 
Indica que ocorreu um erro simples em um bit 
 
 
Dados 
Verificador de paridade 
P 
A 
B 
C 1 = erro 
D 0 = sem erro 
recebidos 
do 
transmissor 
 A C D gerador de paridade 
paridade 
P rx 
rx 
rx 
rx 
rx 
B 
 
 26 
Outros Exemplos: 
 
1) Saída = ? no circuito  
 
 
 
2) Saída = ? no circuito  
 
Habilita (enable) 
 
 
3) Saída = ? no circuito  
 
Não desabilita (inverte) 
 
 
4) Saída = ? no circuito 
 
 
 
 
 
Solução: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Conclusão: O circuito transmite nível alto entradas diferentes ou transmite nível alto 
entradas iguais. 
 
 
 
 
 
 Resp 
X 
? 0 
X True X S 
? X 0 0 
1 1 
0 
Complemento 
X X S 
? 
X 0 1 
1 0 
1 
A 
B 
? 
0 1 
T / C 
X X 
0 
T 
0 
X X X 
1 
C 
1 
0 
1 
1 
0 
0 
1 
1 
0 
1 
0 
0 
1 
1 
0 
0 
1 
A 
B 
X 
A 
B 
X 
X indica se 
A e B são 
diferentes 
ou iguais 
0 0 
1 
1 
0 
1 1 
0 
A B 
T C 
S S 
0 0 
1 
1 
0 
1 1 
0 
A B 
T C 
Saída para 
S S 
 
 27 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Exercício para casa: esquematizar um circuito T/C com quatro bits A B C e D 
 
 
 
 
• Circuito T / C com uma entrada
0
0 0
1 1
X
True ou 
Transparente
X S
T
0
0 0
1 1
X
True ou 
Transparente
X S
T
0 0
1 1
X
True ou 
Transparente
X S
T
X
True ou 
Transparente
X S
T
True ou 
Transparente
X SX S
T
0 1
1 0
Complement ou 
Complemento
X
1
X S
C
0 1
1 0
Complement ou 
Complemento
X
1
X S
C
Complement ou 
Complemento
XX
1
X SX S
C
X
• Circuito T / C com Duas entradas
0
T
0
T
1
C
1
C
AA
B
True ou 
Transparente
0
0
1
1
0
1
0
1
A
Complement ou 
Complemento
BB
AA 1
1
0
0
1
0
1
0
T C
Saídas para
0 0
1
1
0
1 1
0
A B
0 0
1
1
0
1 1
0
A B
BB
S1 S2 S1 S2S1
S2
 
 28Sistemas Digitais: Princípios e Aplicações
Ronald J. Tocci e Neal S. Widmer
Capítulo 4
Prentice Hall
FIGURA 4-23 Circuito para detectar a igualdade de 
dois números binários de dois bits.
Função XNOR: aplicação
1 X1 = Y1
1 X0 = Y0
Sistemas Digitais: Princípios e Aplicações
Ronald J. Tocci e Neal S. Widmer
Capítulo 4
Prentice Hall
FIGURA 4-24 
Exemplo 4-18, 
mostra como uma
porta EX-NOR 
pode ser usada
para simplificar a 
implementação de 
um circuito.
AD(B+C)AD(B+C)
 
 29 
SISTEMAS NUMÉRICOS 
 
 Exemplos de representação: 
 
1) 1532 d = 1000 + 500 + 30 + 2 
 
 1532 d = 1 x 103 + 5 x 102 + 3 x 101 + 2 x 100 
 
2) 100110 2 = 1 x 25 + 0 x 24 + 0 x 23 + 1 x 22 + 1 x 21+ 1 x 20 
 
 
Valores Ponderados 
 
n  algarismos 
 
i  posição 
 
b  base 
 
A  algarismo 
 
Sistema Algarismos 
 
Decimal  base 10 – 0 1 2 3 4 5 6 7 8 9 
 
Hexadecimal  base 16 – 0 1 2 3 4 5 6 7 8 9 A B C D E F 
 
Octal  base 8 – 0 1 2 3 4 5 6 7 
 
Binário  base 2 – 0 1 
 
 
Principio do Posicionamento 
Cada b unidades de uma dada ordem ( i ) formam uma unidade de ordem i + 1 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
i
n
i
i bAN 



1
0
Exemplo de contagem: 
 
Base 10  1,.....,9, 10, 11, ....., 20, ......, 27...... 
Base 5  1,.....,4, 10, 11, .....14, 20, ......24,30...... 
 
Conversão base 510 
102 5 = 1 x 5
2 
 + 0 x 5
1
 + 2 x 5
0
 = 27 d 
 
 30 
 
 
 
 
 
 
 31 
 1 0 1 , 1 1 
 + 2 + 5 1,5 + 
 x 2 / 2 
 
 2 4 0,75 0,5 
 
 
 5,75 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Conversão B  D 
 
1º processo: principio do posicionamento 
 
22 21 20 2-1 2-2 
 1 0 1, 1 1 = 5,75 d 
 
1 x 2
2
 + 0 x 2
1
 + 1 x 2
0 
+ 1 x 2
-1
+ 1 x 2
-2 
 4 + 0 + 1 + 0,5 + 0,25 = 5,75 d 
 
2o processo: 
 
 
 
 
 
 
 
 
 
 
 
 32 
 Conversão H  D 
 
1º processo: principio do posicionamento 
16
2
 16
1
 16
0 
16
-1 
16
-2 
16
-3
 
1 8 F , F 3 A  1 8 F , F 3 A = 399,9516 
= 1 x 16
2
 + 8 x 16
1
 + 15 x 16
0 
+ 15 x 16
-1
+ 3 x 16
-2
+ 10 x 16
-3 
= 256 + 128 + 15 + 0,9375 + 0,0117 + 0,00244 
2º processo: 
 
 
 
 
 
 
 
 
 
 
Atividades Para Casa: 
 
• Esquematizar um Circuito T / C com Quatro entradas (bits) A B C e D 
 
• Esquematizar um circuito verificador de igualdade de dois num. de 4 bits 
 
• Ler e Responder as questões e problemas do Capítulo 2: 2.1 a 2.4 e Capítulo 4: 4.5 
do Livro texto 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 15 15 10 
 1 8 F , F 3 A 
 + 24 + 399 15,2265 3,625 
 x 16 + + / 16 
 
 16 384 0,2265 0,625 
 
0,9516 
 399,9516 
 
 33 
Sistemas Digitais Roteiro da 13 
a
 aula Roteiro da 14 
a
 aula 
 
Referência ao Programa: Circuitos Combinacionais 
 Sistemas de Numeração e Códigos 
 Operações Aritméticas 
Referência Livro Texto: Capítulo 2.1 a 2.4 ; 6.1 a 6.8 
Objetivo: apresentar os Sistemas Posicionais Binário, Decimal e Hexadecimal; Conversões entre 
sistemas; Adição Binária; Números Sinalizados; Sistema de complemento a dois; Aritmética 
Hexadecimal. 
Atividades 
Apresentar os conceitos e exemplos 
Atividades 
 Apresentar os conceitos e exemplos 
 
 
SISTEMAS NUMÉRICOS 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Conversão Decimal  Binário 
 
1º processo: divisão sucessiva pela base, 
até o quociente = 0 
 
o numero binário é formado pelos restos das 
divisões lidos do último para o primeiro (o mais 
significativo é o último resto) 
 
 
 
 
 
 
 
Conversões entre sistemas :
FIGURA 2-1 Fluxograma do 
método de divisões sucessivas na
conversão de decimal (números
inteiros) para binário. O mesmo
processo pode ser usado para
converter um inteiro decimal 
para qualquer outro sistema de 
numeração.
 
 34 
 
Exemplo 1: 23,25 d = ( ? ) b 
 
- Parte inteira 
 
1° Processo: divisão sucessiva pela base, até o quociente =0 o numero binário é : os restos 
das divisões lidos do ultimo para o primeiro 
 
 
 
 
 
 
 
 
 
 
2° Processo: decompor em potência de 2 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Parte Fracionária 
 
1º processo: multiplicações sucessivas 
 
 0,25 d =?  0, 0 1 2 
 
 0,25 x 2 = 0 , 5 
 
 0,5 x 2 = 1 , 0 resposta: 23,25 10 = ( 10111,01 ) 2 
 
 
 
23 2
03 11 2
1 1 5 2
1 2 2
0 1 2
1 0
2310 = 1 0 1 1 1 2
i 2 
i
0 1 23 -16 = 7
1 2 7 - 4 = 3
2 4 3 - 2 = 1
3 8 1 - 1 = 0
4 16 '23
5 32 i 5 4 3 2 1 0
6 64 1 0 1 1 1
7 128 2 
i
16 4 2 1
8 256
9 512 2310 = 1 0 1 1 1 2
10 1024
 
 35 
Exemplo 2: 0,675 d = ( ? ) b 
 
 0,675 d = 0, 1 0 1 0 1 1 0 0 1 1 0 ... 2 
 
 0,675 x 2 = 1 , 35 
 0,35 x 2 = 0 , 7 
 0,7 x 2 = 1 , 4 
 0,4 x 2 = 0 , 8 
 0,8 x 2 = 1 , 6 
 0,6 x 2 = 1 , 2 
 0,2 x 2 = 0 , 4 
 0,4 x 2 = 0 , 8 
 0,8 x 2 = 1 , 6 
 0,6 x 2 = 1 , 2 
 0,2 x 2 = 0 , 4 
 
Conversão B  H (Direta) 
 
Separar de 4 em 4, e lê diretamente na tabela 
 
Exemplo 1: 1001 1111 B = 9 F H 
 
Exemplo 2: 1 0101 1010 0111 B = 15 A 7 H 
 1 5 A 7 
 
 
 
 
 
 
 
 
 
 
 
 
 
Exercício de conversão de códigos: 
 
H
0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
1 0 1 0 10 A
1 0 1 1 11 B
1 1 0 0 12 C
1 1 0 1 13 D
1 1 1 0 14 E
1 1 1 1 15 F
B
2 3 5 8 10 16
1010101101,1101 221101,2102 10220,4012 1255,6400 685,8125 2AD,D
1111,0010 120,0120 30,0430 17,1366 15,1852 F,2
1100111,0111 10211,1102 403,2200 147,3656 103,4800 67,7
111010,0101 2011,0221 213,2140 72,2400 58,3125 3A,5
101000000,1000 102212,1120 2240,2300 500,4121 320,5200 140,8
111010,1101 2011,2102 213,4012 72,6400 58,8125 3A,D
Nem sempre é possível dar exato, quantiza-se (truncando); 
E isto depende do nº de bits reservados para parte 
fracionária: 
Com 16 bits é uma boa representação. 
 
 36 
Solução da primeira linha: 
 
 
 
 
 
 
 
B  D 
 
 
 
 
 
 
D  O 
 
 
 
 
 
 
 
 
 
 
 
Outra maneira B O 
 
 
 
 
 
D  5 
 
 
 
 
 
 
 
 
 
 
 
 
 
B para Hexa
1 0 1 0 1 0 1 1 0 1 , 1 1 0 1
, DDA2
1 0 1 0 1 0 1 1 0 1 , 1 1 0 1
2 5 10 21 42 85 171 342 685 1,625 1,25 0,5
x2 `+ `+ `+ `+ `+ `+ `+ `+ `+ n/2
2 4 10 20 42 84 170 342 684 0,8125 0,625 0,25 0,5
685 , 8125
1 0 1 0 1 0 1 1 0 1 , 1 1 0 1 0 0
1 2 5 5 6 4
685 5
0 137 5
37 27 5
2 5 5
2 0 1 5
1 0
68510 = 1 0 2 2 0 5
0,8125 x 5 = 4,0625
0,0625 x 5 = 0,3125
0,3125 x 5 = 1,5625
0,5625 x 5 = 2,8125
0,8125 10 `= 0,4012 5
685,8125 10 `= 10220,4012 5
685 8
45 85 8
5 0 10 8
5 2 1 8
1 0
68510 = 1 2 5 5 8
0,8125 x 8 = 6,5
0,5 x 8 = 4,0
0,8125 10 `= 0,64 8
685,8125 10 `= 1255,64 8
 
 37 
D  3 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Terminar este exercício em casa Resposta completa abaixo2 3 5 8 10 16
1010101101,1101 221101,2102 10220,4012 1255,6400 685,8125 2AD,D
1111,0010 120,0120 30,0430 17,1366 15,1852 F,2
1100111,0111 10211,1102 403,2200 147,3656 103,4800 67,7
111010,0101 2011,0221 213,1240 72,2400 58,3125 3A,5
101000000,1000 102212,1120 2240,2300 500,4121 320,5200 140,8
111010,1101 2011,2102 213,4012 72,6400 58,8125 3A,D
2 3 5 8 10 16
1010101101,1101 221101,2102 10220,4012 1255,6400 685,8125 2AD,D
1111,0010 120,0120 30,0430 17,1366 15,1852 F,2
1100111,0111 10211,1102 403,2200 147,3656 103,4800 67,7
111010,0101 2011,0221 213,1240 72,2400 58,3125 3A,5
101000000,1000 102212,1120 2240,2300 500,4121 320,5200 140,8
111010,1101 2011,2102 213,4012 72,6400 58,8125 3A,D
0,8125 x 3 = 2,4375 
0,4375 x 3 = 1,3125 
0,3125 x 3 = 0,9375 
0,93755 x 3 = 2,8125 
 
0,8125 10 `= 0,2102 3 
685,8125 10 `= 221101,2102 3 
685 3
25 228 3
1 18 76 3
0 16 25,3 3
1 1 8 3
2 2 3
2 0
68510 = 2 2 1 1 0 1 3
 
 38 
ARITMÉTICA BINÁRIA e HEXA DECIMAL 
 
 
 
1. SOMA BINÁRIA  XOR ( o símbolo + aqui é o sinal mais de adição) 
 
0 + 0 = 0 
0 + 1 = 1 + 0 = 1 
1 + 1 = 0 e vai 1 
1 + 1 + 1 = 1 e vai 1 
 
 
Exemplo: 1001 1101 + 110 0101 
 
 
 
 
EXERCÍCIO 1: Converter para binário, somar e conferir em decimal: 5A + B7 
 
 
 
 
 
 
 
 
 
 
EXERCÍCIO 2: 4AH + 2EH = ? 
 
 1 10 + 1 11 
 4 A 4 A  0100 1010 
+ 2 E14 ou +2 E  0010 1110 
 7 8 24 7 8  0111 1000 
 -16 
 08 e vai 1 
 
 
0 1
0 0 1
1 1 0*
* vai 1
estouro/ overflow 1 1 1 1 1 1 1 HEXA DEC
``+ 1 0 0 1 1 1 0 1 9D 157
1 1 0 0 1 0 1 65 101
1 0 0 0 0 0 0 1 0 102 258
HEXA estouro 1 1 1 1 1 1 1 DEC
5A ``+ 0 1 0 1 1 0 1 0 64 + 16 + 8 + 2 = 90
B7 1 0 1 1 0 1 1 1 128+32+16+4+2+1= 183
111 1 0 0 0 1 0 0 0 1 273
128 64 32 16 8 4 2 1
0 1 0 1 1 0 1 0
1 2 5 11 22 45 90
x 2
0 2 4 10 22 44 90
128 64 32 16 8 4 2 1
1 0 1 1 0 1 1 1
2 5 11 22 45 91 183
x 2
2 4 10 22 44 90 182
 
 39 
 
SUBTRAÇÃO BINÁRIA 
 
0 - 0 = 0 
1 - 0 = 1 
1 - 1 = 0 
0 - 1 = 1 e tomar 1 
 
 
EXEMPLO: 
 
 
 
a) 10101110 -1101011 = ? 
 
 
 
 
 
 
b) 1000 -1101 = ? 
 
 
 
 
 
 
Obs.: Os computadores usam a somente Soma binária, portanto, para subtrair devem usar 
o sinal do numero, por exemplo: A - B  A + (- B) 
 
 
 
NUMEROS SINALIZADOS 
 
Sistema sinal Magnitude: o bit à esquerda (MSB - bit de maior significância) do numero 
(magnitude) representa o seu sinal. Outros bits  magnitude 
 
0 - POSITIVO 1 - NEGATIVO 
* MSB = SINAL 
 
EXEMPLO: 0 1010  + 10 
1 1010  - 10 
Com 4 bits = 2 4 representa-se 16 = - 8,..., 0, ..., 7 números sinalizados 
Com 5 bits = 2 5 = 32 = - 16,..., 0, ..., 15 números sinalizados 
Com n bits = 2 n = -2 n -1 ,..., 0, ..., 2 n -1 - 1 números sinalizados 
 
0 1
0 0 1*
1 1 0
* tomar 1
2
0 2 0 0 2 HEXA DEC
``- 1 0 1 0 1 1 1 0 AD 174
1 1 0 1 0 1 1 6B 107
0 1 0 0 0 0 1 1 43 67
0 . . . 2 HEXA DEC
``- 1 0 0 0 0 10 16
1 1 0 1 D 13
prova real `+ 0 0 0 1 1 ``03 3
1 0 0 0 0
 
 40 
FIGURA 6-1 do livro 
texto:Representação de números 
com sinal na forma sinal-magnitude. 
 
Sistema Sinal antes da Magnitude: 
normalmente não é usado pela 
complexidade de implementação dos 
circuitos. 
 
 
 
 
Definição do sinal 
 
1a tentativa: SM = sinal magnitude 
 sinal 
0 1 1 0 = (+6)  inverter o digito + significativo  1 1 1 0 = (-6) 
 
(+6) + (-6) = 0 
 0 1 1 0 
 1 1 1 0 
 1 0 1 0 0  diferente de 0  SM não serve 
 
2a tentativa: SMC1 
 
C1 complemento a 1 (binário = inverte os bits) 
 
(+6) + (-6) = 0  SM soma 0 1 1 0 (+ 6) 
1 0 0 1 ( - 6) 
 também não dá 1 1 1 1  diferente de 0 
 
3a tentativa: SMC2  complemento a dois = SMC1 + 1 (Campo constante) 
 
(+6) + (-6) = 0  SM soma 0 1 1 0 
1 0 0 1  inverte SMC1 
 + 1 
1 0 1 0  SMC2 
 
 0 1 1 0 (+ 6) 
 1 0 1 0 ( - 6) 
 overflow 1 ] 0 0 0 0 = 0 
 
overflow = estouro = 0 – NEGATIVO 1 - POSITIVO 
 
obs: com complemento a 2 o sinal é o inverso do sistema Sinal Magnitude. 
 
 
 
 41 
Subtrair usando SMC-2 
 
 
 
 
 
 
 
 
USANDO A TABELA 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
i 2 
i
0 1
1 2
2 4
3 8
4 16
5 32
6 64
7 128
8 256
9 512
10 1024
i 2 
i
0 1
1 2
2 4
3 8
4 16
5 32
6 64
7 128
8 256
9 512
10 1024
 
 42 
Sistemas Digitais Roteiro da 14 
a
 aula 
 
Referência ao Programa: Circuitos Combinacionais 
 Circuitos Aritméticos 
 
Referência Livro Texto: Capítulo 6.9 a 6.11 6.14 a 6.16 
 
Objetivo: apresentar Meio somador; Somador Completo; Somador Binário Paralelo, Circuito 
integrado somador paralelo 
Atividades 
 Apresentar os conceitos e exemplos 
 
 
 
 MEIO SOMADOR (Half Adder) 
 
 
Somador de dois números de 1 bit  carry e soma 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
xor
A B Ca
0 0 0 0 = AB + AB = A + B
0 1 1 0
1 0 1 0 Ca = AB
1 1 0 1
Simbologia:
A + B = A
H A
B Ca
AB = Ca


 
 
 43 
 SOMADOR COMPLETO (Full Adder) 
 
Somador de Três números de 1 bit  carry e soma 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 SOMADOR COMPLETO (Full Adder) COM HA’s 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
xor
A B C Ca
0 0 0 0 0 = ABC + ABC + ABC + ABC = A + B + C
0 0 1 1 0 A = A(BC + BC) + A(BC + BC)
0 1 0 1 0 A = A(B + C ) + A(B + C)
0 1 1 0 1 A = A + B + C
1 0 0 1 0
1 0 1 0 1 Ca = ABC + ABC + ABC + ABC 
1 1 0 0 1
1 1 1 1 1 Ca = ABC + ABC + AB
Ca = BC + AC + AB
Simbologia:
A
B A + B + C =
C A
B H A
C Ca
AB + BC + AC = Ca







A
B FA
C Ca

AB 
(A+B)C+ AB 
A A+B A+B+C 
H A H A 
B Ca Ca (A+B)C 
C 
  
 
 44 
 SOMADOR PARALELO (PLENO) DE 2 números DE 4 bits 
 
Um somador (FA) para cada bit (começando pelo LSD) 
 
 
 
 
 
 
 
 
 
 
 C4 
 
 
 
 
 
 
 C4 
 
 
 
 
 
Ca = C0 = 0  vai existir casos em que o Ca pode ser = 1 (ex. somador de 8 com 2 de 4) 
 
 
SOMADOR Paralelo (PLENO) DE 2 números DE 4 bits (OUTRA FORMA SIMBOLOGIA) 
 
 C4 C3 C2 C1 C0 
 + A3 A2 A1 A0 
 B3 B2 B1 B0 
 Σ4 Σ 3 Σ 2 Σ 1 Σ 0 
 
 
 
 
 
 
 
 
 
 
 
 
 A3 B3 A2 B3 A1 B1 A0 B0
FA3 FA2 FA1 FA0 Ca
C4 C3 C2 C1
4
3 2 1 0
 

 
A0-3 B0-3
C4 4 Co
(0-3)
4
(0 -3)



1 1 Dec
1 0 0 1 B x 9
``+ 1 1 0 1 A x 13
1 0 1 1 0 22
3 2 1 0 x
1 1 1 Dec
0 1 0 1 B x 5
``+ 0 1 1 1 A x 7
1 1 0 0 12
C4
A3
A2 3
A1
A0
4
2
1
B3
B2 0
B1
B0
Co





C4
A3
A2 3
A1
A0
4
2
1
B3
B2 0
B1
B0
Co





 
 45 
Exercício: Desenhar um somador PARALELO de 8 bits à partir de um de 4 bits 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
OUTRA FORMA 
DE REPRESENTAR: 
 
 
 
 
 
 
SOLUÇÃO
A4-7 B4-7 A0-3 B0-3
4 C4 4 Ca
C8 (4-7) (0-3)
8
(4 -7) (0 -3)
 
 

 
 46 
 
 
 
 
OUTROS EXEMPLOS: 
 
a) 36d – 25d 
 
 
 
 
 
 
 
 
 
 
div por 2 dec
36 resto 25 resto 1 0 0 1 0 0 36
18 0 12 1 01 1 0 0 1 25
9 0 6 0 inv.
4 1 3 0 1 0 0 1 1 0 (smc1) 25
2 0 1 1 `+ 1
1 0 0 1 1 0 0 1 1 1 smc2 ``- 25
0 1 1 0 0 1 0 0 `+ 36
estouro 1 0 0 1 0 1 1 `+ 11
 
 47 
1 1 inv.
0 1 1 0 1 1 (smc1) 36
`+ 1
0 1 1 1 0 0 smc2 ``- 36
0 1 1 0 0 1 `+ 25
0 1 1 0 1 0 1 ? `- 11
sem estouro num. é negativo
para achar o
modulo aplica 0 0 1 0 1 0
smc2 `+ 1
0 0 1 0 1 1 11 é o modulo
b) 25d – 36d 
 
 
 
 
 
 
 
 
 
 
c) 4Ah – 2Eh 
 
 
 
 
 
 
 
 
 
 
Exercício: SOMADOR Paralelo (PLENO) de 2 números de 4 bits que faça subtração usando 
complemento a 2 
 
 
 
 
 
 
 
 
 
 
B  (-B) 
 
 
 
 
 
 
 
 
 
 
RESULTADO: A – B = A + (-B)  SMC2: complementa a 1 o B (inverte bit a bit) e soma1 
 
4 A 0 1 0 0 1 0 1 0
2 E 0 0 1 0 1 1 1 0
1 C
SMC1 1 1 0 1 0 0 0 1
`+ 1
SMC2 `- 2E 1 1 0 1 0 0 1 0
4A `+ 0 1 0 0 1 0 1 0
1 0 0 0 1 1 1 0 0
C1
 
 48 
EM SALA 
 
Exercício: projetar um circuito que pode somar e subtrair usando o somador de 4 bits e uma 
chave de seleção. 
 
 
Para casa: 
 
 
Aula 15 integrada 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 49 
Sistemas Digitais Roteiro da 16 
a
 aula 
 
Referência ao Programa: Circuitos Combinacionais 
 Circuitos aritméticos 
 
Referência Livro Texto: Capítulo 6.14 –6.16 
 
Objetivo: apresentar o Circuito integrado Somador paralelo . Somador / Subtrator BCD com correção 
de código BCD para visualização, e sinalização de numero (numero negativo) 
 
INTRODUÇÃO PARA A AULA LAB 7 
 
Exercício: Projetar um Somador / Subtrator binário paralelo de quatro bits 
(diagrama de blocos acima) com Correção do código BCD para visualização 
em Decimal 
 
Considerando: 
 
I – Na Soma 
- os algarismos decimais a serem somados serão quaisquer no intervalo de [0 a 9] 
- o resultado de cada soma será de 02 (dois algarismos) e deverá ser mostrado em 
displays de 7 segmentos prevendo dois casos: 
1. Quando o resultado da soma for menor ou igual a 9 deve ser mostrado apenas 
o algarismo da direita. 
2. Quando o resultado da soma for maior que 9 o algarismo da esquerda, 
deverá ser “1” (ié o vai 1) e o algarismo da direita, deverá ser o resultado 
corrigido para visualização em BCD. 
II – Na Subtração 
- os algarismos decimais a serem subtraídos serão quaisquer no intervalo de [0 a 9] 
- o resultado de cada subtração será de 1 algarismo que deverá ser mostrado no 
display da direita e quando este resultado for negativo deverá ser feito o SMC2 e o 
sinal do resultado (-) mostrado no display da esquerda. 
 
 
Solução: No caderno Projeto Laboratório 
 
 
Sistemas Digitais para Computação Roteiro da 17 
a
 aula 
 
 Exercícios de Revisão 
 
Objetivo: REVISÃO DOS MAPAS DE KARNOUGH e OUTROS. 
 
 
Obs: 18ª e 20ª aulas  avaliações