1ª prova (Reposição) - Circuitos Digitais - 1º/2008

Prévia do material em texto

1
 Universidade de Brasília – IE – Depto de Ciência da 
Computação 
Circuitos Digitais – 1o Semestre de 2008 – 1a Prova (Reposição) 
Nome__________________________________________________________________ 
Matrícula_______________ 
 
‰ Todas as questões tem o mesmo valor. 
 
Questão 1. 
Implemente um módulo comparador de duas palavras A (formada pelos bits a1 e 
a0) e B (formada pelos bits b1 e b0) que produza em sua saídas: 
 f1(a1, a0, b1, b0) o valor ‘1’ sempre que A < B, e o valor ‘0’ caso contrário; 
f2(a1, a0, b1, b0) o valor ‘1’ sempre que A = B, e o valor ‘0’ caso contrário; 
f3(a1, a0, b1, b0) o valor ‘1’ sempre que A > B, e o valor ‘0’ caso contrário. 
 
 
O comparador acima deve utilizar obrigatoriamente comparadores de 2 bits como o 
mostrado no bloco abaixo. Assuma que as saídas dos comparadores de bits estarão no 
nível ´1´ lógico se e somente se a condição explicitada em sua legenda seja verdadeira. 
(a) Implemente o comparador de 2 bits com portas lógicas convencionais; 
(b) Determine o diagrama final do módulo comparador das duas palavras A e B utilizando 
módulos comparadores de 2 bits. Nesse diagrama final, para efeito de clareza, utilize 
apenas blocos básicos do tipo ´Comparador de 2 bits´ com legendas como mostradas 
abaixo, sem detalhar o conteúdo interno destes, e as portas lógicas que forem necessárias. 
Explique detalhadamente o funcionamento do módulo completo. 
 
 2
Questão 2. 
(a) Para o circuito abaixo determine o diagrama de tempo dos sinais v, w, x e y, 
considerando que o espaçamento entre as linhas verticais é de 10ns; 
(b) Determine o tempo máximo de propagação para o circuito; 
(c) Determine os circuitos mínimos de 2a. ordem (um para cada saída) equivalentes ao 
circuito mostrado; 
 
 
 
 
 
 
Porta tpLH tpHL 
NAND 10ns 10ns
XOR 20ns 20ns
XNOR 20ns 20ns 
 
 
 
 
Questão 3. 
Dada a função ∑ += )14,4()15,13,9,8,7,5,1(),,,( dmDCBAf 
(a) Aplique o método de Quine-McCluskey para obter os implicantes primários 
essenciais; 
(b) Utilizando o resultado obtido acima obtenha o circuito mínimo de segunda ordem que 
contenha apenas portas NAND; 
(c) Obtenha, utilizando agora o mapa de Karnaugh, o circuito mínimo de segunda ordem 
que utilize apenas portas NOR; 
(d) Indique qual dos circuitos obtidos nos itens (c) e (d) é mínimo de segunda ordem. 
 
Questão 4. 
Supondo que as entradas A, B, C e D não estão disponíveis na forma 
complementada, implemente a função abaixo utilizando apenas 4 portas NAND de duas 
entradas. (Sugestão: utilize decomposição de mapas) 
 
∑= )14,13,12,10,9,8,6,5,4(),,,( mDCBAf 
 3
Questão 5. 
(a) Para a porta TTL abaixo determine o estado dos transistores e diodos, e o nível lógico 
na saída eo para cada combinação possível de valores lógicos nas entradas e1 e e2. 
 
Entradas Estados dos transistores e diodos Saída 
e1 e2 T1 T2 T3 T4 T5 T6 D1 D2 D3 D4 D5 D6 e0 
0 0 
0 Vcc 
Vcc 0 
Vcc Vcc 
 
(b) Determine as margens de ruído de nível baixo e alto (NML e NMH), e o fan-out para 
uma conexão de uma saída de porta NAND 74LS00 a entradas de portas NAND 74S00 
 
 4