Circuitos lógicos - Avaliação 2 estágio

Prévia do material em texto

UNIVERSIDADE FEDERAL DE CAMPINA GRANDE 
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA 
DEPARTAMENTO DE ENGENHARIA ELÉTRICA 
Circuitos Lógicos 
Avaliação 02 
 
 
NOME: ___________________________________________ NOTA:_________ 
MAT.: ________________________________ DATA: ______/_____/_____ 
 
1 – Um engenheiro precisa implementar um circuito somador de 4-bits para a empresa na qual trabalha. Ao 
verificar a disponibilidade de portas lógicas, seu supervisor afirmou que apenas multiplexadores 4:1 e 
inversores estavam disponíveis, mas que estes eram suficientes para a realização da tarefa. De fato, a empresa 
não poderia adquirir componentes que não fossem extremamente necessários para seus projetos. Sabendo 
que um somador de 4-bits é composto por 4 somadores completos conectados em cascata, siga os passos do 
engenheiro para resolver esta tarefa: 
a) Monte a tabela verdade de um somador completo (0,5) 
b) Desenhe o diagrama lógico deste circuito utilizando apenas multiplexadores 4:1; (1,0) 
c) Desenhe o diagrama lógico conectando os 4 somadores completos para obter um somador de 4-bits. 
Neste caso, pode-se considerar o somador completo como uma caixa preta (bloco), apresentando apenas 
as entradas e saídas, para facilitar as conexões. (0,5) 
 
2 - Utilizando-se do conceito de hierarquia, descreva em Verilog o hardware de um circuito multiplexador 4:1 
a partir de multiplexadores 2:1. Para isso, considere que portas NAND de 2 entradas serão utilizadas como 
bloco básico na descrição do multiplexador 2:1. Descreva também o módulo da NAND. (2,5) 
 
3 – Um pesquisador precisa desenvolver um sistema de detecção de erros de 4 bits baseado no conceito de 
código de paridade. Ao verificar como tal sistema funciona, ele verificou que a ideia básica é adicionar 1 bit ao 
final de uma palavra binária de forma a que esta passe a possuir uma quantidade de bits iguais a 1 que seja 
par ou ímpar, dependendo do tipo de paridade (paridade par ou paridade ímpar). Dessa forma, em um sistema 
de 4 bits, teríamos uma palavra binária composta por A2A1A0P, onde A2A1A0 se refere à palavra binária de 
origem e P ao bit de paridade adicionado. Neste contexto, a palavra binária A2A1A0 = 010 ao ser codificada com 
paridade par resultaria na palavra A2A1A0P = 0101 (o bit é adicionado de forma a obter uma quantidade de 1’s 
par), e caso a paridade ímpar fosse aplicada resultaria na palavra A2A1A0P = 0100 (o bit é adicionado de forma 
a obter uma quantidade de 1’s ímpar). Sabendo que o pesquisador decidiu por utilizar o conceito de paridade 
ímpar, ajude-o a realizar as seguintes tarefas: 
a) Monte a tabela verdade do circuito que calcula o bit de paridade para uma certa palavra de 3 bits, ou 
seja, que tem como entrada a palavra binária A2A1A0 e como saída o bit de paridade P; (1,0) 
b) Encontre as equações não simplificadas deste projeto utilizando o conceito de Soma-de-Produtos; (0,5) 
c) Obtenha a expressão mínima e ilustre o diagrama lógico da solução utilizando o conceito de Mapa de 
Karnaugh; (1,0) 
 
 
 
4 – (ENADE – 2008 - modificada). Um engenheiro necessitava de um circuito eletrônico programável através 
do posicionamento de chaves e capaz de implementar expressões booleanas entre quatro sinais digitais (W, 
X, Y e Z). Ele solicitou a um técnico que montasse o circuito apresentado na figura, utilizando decodificadores 
com 3 (três) entradas e 8 (oito) saídas, em que E3 representa o bit mais significativo da entrada. Sabe-se que 
o pino de enable, quando desativado, faz com que todas as saídas do decodificador (S0 até S7) permaneçam 
em nível lógico 1. As chaves são independentes e têm duas posições de contato, conectadas à barra de +VCC 
ou ao terminal do decodificador. Quais as chaves que devem ser conectadas aos decodificadores para que a 
expressão booleana do sinal F seja 
ZYWZXWYXYW 
. Dica: Lembre-se da equivalência entre portas 
lógicas (NAND-OR) para facilitar o raciocínio. (3,0) 
a) 1, 5, 7, 12 e 14; d) 3, 6, 8, 10 e 12; 
b) 3, 6, 8, 10 e 14; e) 3, 5, 11, 12 e 14; 
c) 3, 4, 7, 12 e 13; 
 
OBSERVAÇÕES: 
1. Responda todas as questões; 
2. A interpretação das questões faz parte da avaliação; 
3. É necessária a apresentação dos cálculos e tabelas referentes às questões resolvidas; 
4. É necessária a apresentação dos mapas e passos usados nas simplificações; 
5. É necessária a apresentação de todos os passos e procedimentos utilizados para obtenção dos resultados das 
questões; 
6. A prova é individual e sem consulta; 
7. A prova pode ser feita usando lápis grafite; 
8. Não é permitido desgrampear as provas; 
9. Coloque o seu nome em todas as folhas; 
10. Não é permitido usar outras folhas como rascunho; 
11. Não é permitido usar calculadora; 
12. Desliguem os celulares.