revisao 7 circuito msi

Prévia do material em texto

Autor: Prof. Dr. Leonardo Mesquita 
1. OBJETIVO 
 Analisar a operação dos circuitos: codificador, decodificador, multiplexador, 
demultiplexador e comparador de magnitude. 
 Sintetizar os modelos virtuais dos componentes em FPGA. 
2. CONCEITO 
2.1. MULTIPLEXADOR 
 O multiplexador é um sistema digital que possui múltiplas entradas (dados, habilitação e 
seleção) e um única saída. As entradas de seleção são utilizadas para controlar qual sinal 
conectado nas entradas de dados será disponibilizado na saída do sistema. A entrada de 
habilitação ativa a operação do sistema, quando a mesma está desativada nenhum sinal de 
entrada é disponibilizado na saída. O circuito multiplexador também é denominado de seletor 
de dados. 
 O número de entradas de seleção de um multiplexador (MUX) determina o número 
máximo de entradas de dados que tal circuito pode ter, ou seja: 
NM 2           (1) 
sendo: M = número de entradas do MUX. 
 N = número de bits de seleção do multiplexador. 
 
 Na figura 1 é apresentado o símbolo lógico e a tabela de operação de um MUX 4 para 
1. 
 
 
endereços entradas saída 
S1 S0 D3 D2 D1 D0 Y 
0 0 X X X D0 D0 
0 1 X X D1 X D1 
1 0 X D2 X X D2 
1 1 D3 X X X D3 
 
Figura 1: Símbolo e tabela de operação de um multiplexador 4 para 1. 
 
 Multiplexadores estão disponíveis na forma de circuito integrado em uma grande 
variedade, alguns exemplos são: 
 
 74xx150 – multiplexador 16 para 1 (TTL). 
 74xx151 – multiplexador 8 para 1 (TTL). 
Autor: Prof. Dr. Leonardo Mesquita 
 74xx153 – multiplexador 4 para 1 (TTL). 
 74xx157 – quatro multiplexadores 2 para 1 (TTL). 
 4067 – multiplexador 16 para 1 (CMOS). 
 4051 – multiplexador – demultiplexador 8/1 e 1/8 (CMOS). 
 
2.1.1. Multiplexador: implementação de função booleana 
 Utilizar um circuito multiplexador e lógica adicional para implementar a função booleana 
fornecida na equação (2), usando na primeira implementação o CI 74xx151 e na segunda o Ci 
74xx153. 
 F(cba) = a.b + /b.c +/a./b./c (2) 
 
SOLUÇÃO 
 A primeira etapa neste projeto é construir a tabela verdade que representa a função a 
ser implementada. Após isto, verifica-se se o numero de entradas de seleção do multiplexador 
é igual ao número de variáveis da função a ser implementada. Se a resposta for positiva para 
essa afirmação, somente é necessário conectar as variáveis de entrada da função as entradas 
de seleção do multiplexador, e conecta-se nível lógico baixo para cada entrada de dados do 
MUX que corresponda a uma combinação das variáveis de entrada para qual a saída é '0', e 
nível lógico alto nas entradas de dados do MUX que corresponda a uma combinação de 
entrada para qual a saída é '1'. O CI 74xx151 é um multiplexador 8 para 1, portanto, o número 
de entradas de seleção do multiplexador é identico ao número de entradas de seleção do 
componente. A figura 2 apresenta a tabela verdade e o esquemático do circuito implementado 
para realizar a função F(cba) baseado neste componente. 
 
C B A AB+B´C+A´B´C´ 
0 0 0 1 (D0) 
0 0 1 0 (D1) 
0 1 0 0 (D2) 
0 1 1 1 (D3) 
1 0 0 1 (D4) 
1 0 1 1 (D5) 
1 1 0 0 (D6) 
1 1 1 1 (D7) 
 
F(C,B,A)=A.B+/B.C+/A./B./C
VCC13 Strobe
INPUT
1
GN
A
B
C
D1
D0
D5
D4
D3
D2
D7
D6
Y
WN
74151
M ULT IPLEXER
VCC12 D7
INPUT
VCC11 D6
INPUT
VCC10 D5
INPUT
VCC9 D4
INPUT
VCC8 D3
INPUT
VCC7 D2
INPUT
VCC6 D1
INPUT
VCC5 D0
INPUT
14 F
OUTPUT
VCC4 C
INPUT
VCC3 B
INPUT
VCC2 A
INPUT
Figura 2: Implementação da função booleana utilizando um MUX. 
 
 O circuito multiplexador possuindo N entradas de seleção pode ser utilizado para 
implementar funções booleanas com N+1 variáveis de entrada. O ponto crucial do projeto é 
utilizar as variáveis que não forem usadas como bits de seleçao do multiplexador para conduzir 
um sistema lógico que serã conectado as entradas de dados do multiplexador. A figura 3 
Autor: Prof. Dr. Leonardo Mesquita 
mostra como o CI 74xx153, um MUX 4/1, pode ser utilizado para implementar uma função 
booleana que possui três variáveis de entrada. 
 
C B A AB+B´C+A´B´C´ 
0 0 0 1 BA = 00 D0 = 1 
0 0 1 0 BA = 01 D1 = C 
0 1 0 0 BA = 10 D2 = 0 
0 1 1 1 BA = 11 D3 = 1 
1 0 0 1 BA = 00 D0 = 1 
1 0 1 1 BA = 01 D1 = C 
1 1 0 0 BA = 10 D2 = 0 
1 1 1 1 BA = 11 D3 = 1 
 
F(C,B,A) = A.B+/B.C+/A./B./C
2
2Y
1Y
1C1
1C0
1GN
2C0
2GN
1C3
1C2
2C2
2C1
A
B
2C3
74153
M ULT IPLEXER
VCC7 D3
INPUT
VCC6 D2
INPUT
VCC5 D1
INPUT
VCC4 D0
INPUT
10 F
OUTPUT
VCC9 Strobe
INPUT
VCC8 B
INPUT
VCC3 A
INPUT
Figura 3: Implementação da função booleana utilizando um MUX. 
 
 Outras aplicações onde se utilizam circuitos multiplexadores são: 
 realizar a conversão de dados paralelo-série; 
 realizar o roteamento de dados. 
 sistemas de transmissão de dados. 
 
2.2 DEMULTIPLEXADOR 
 Um demultiplexador (DEMUX) disponibiliza um único sinal de entrada para múltiplas 
saídas. Então, se o MUX é um dispositivo 2N para 1, o DEMUX e um dispositivo 1 para 2N. O 
DEMUX também pode ser denominado de circuito distribuidor de dados. Na figura 4 é 
apresentado o símbolo lógico e a tabela de operação de um DEMUX 1 para 4. 
 
 
endereços entrada saídas 
S1 S0 I Y3 Y2 Y1 Y0 
0 0 Q 0 0 0 Q 
0 1 Q 0 0 Q 
1 0 Q 0 Q 0 0 
1 1 Q Q 0 0 0 
 
Figura 4: Símbolo e tabela de operação de um demultiplexador 1 para 4. 
 Demultiplexadores estão disponíveis na forma de circuito integrado em uma grande 
variedade, alguns exemplos são: 
 74xx154 - demultiplexador de 1 para 16 (TTL). 
 74xx155 - dois demultiplexadores de 1 para 4 (TTL). 
 74xx138 - demultiplexador de 1 para 8 (TTL). 
 4051 – multiplexador – demultiplexador 8/1 e 1/8 (CMOS). 
Autor: Prof. Dr. Leonardo Mesquita 
 
2.2.1. Aplicações de demultiplexadores 
Aplicações onde se utilizam circuitos demultiplexadores são: 
 realizar a conversão de dados série-paralelo. 
 realizar o roteamento de dados. 
 sistema de monitoração de segurança. 
 sistemas de transmissão de dados. 
 
2.3 CODIFICADOR 
Um codificador possui um certo número de 
entradas, onde somente uma única linha esta 
ativa em certo instante do tempo, é produz 
um código de saída de N bits dependendo de 
qual entrada está ativa. A figura abaixo 
representa o diagrama geral de um 
codificador com M entradas e N saídas. 
A0
CODIFICADOR
M
entradas
(somente uma
ativa por vez)
A1
AM-1
Q0
Q1
QN-1
Código de
saída de N bits
 
2.4 DECODIFICADOR 
A entrada de um circuito decodificador é um 
código binário qualquer e saída do mesmo 
representa um digito decimal, ou seja, 
somente uma única linha da saída do 
decodificador esta ativa para um determinado 
código de entrada. A figura abaixo representa 
o diagrama geral de um circuito decodificador. 
 
A0
DECODIFICADOR
N
entradas
(código de N bits )
A1
AN-1
Q0
Q1
QM-1
Somente uma
única saída ativa
para código de
entrada
 
2.3.1 Codificador/Decodificador: Aplicações 
 O diagrama em blocos de uma calculadora manual é mostrado na figura abaixo. 
 
Fonte: internet. 
 O codificador converte o número digitado no teclado em um número binário. Após a 
realização da operação matemática realizada pela CPU, o decodificador converte o número 
binário de saída para um display de 7 segmentos. 
Autor: Prof. Dr. Leonardo Mesquita 
 Outra aplicação usual do circuito decodificador, o sistema sendo usado para 
implementar função booleana, é fornecido abaixo: 
 
C B A F(C,B,A) 
0 0 0 0 
0 0 1 1 
0 1 0 0 
0 1 1 1 
1 0 0 1 
1 0 1 0 
1 1 0 0 
1 1 1 1 
  
 
 As etapas necessárias para implementar uma função booleana utilizando um 
decodificador são: 
 O decodificador deve possuir um número igual ou maior de entradas que as 
variáveis que a função contém. 
 Cada uma das saídas do decodificador deve corresponder a uma das combinações 
das variáveis de entrada que colocam 1 na saída da tabela verdade que representa 
a função lógica (termo-minimo). 
 Para efetuar a soma lógica dos termos da função deve-se ligar as saídas 
selecionadas do decoder a uma determinada portalógica (OR para decodificadores 
cujas saídas são ativos alto; NAND para decodificadores que são ativos baixo). 
 Codificadores e decodificadores disponíveis na forma de circuito integrado: 
 74xx147 – codificador decimal para BCD com prioridade (TTL). 
 74xx22 – decodificador BCD para decimal (TTL). 
 74xx139 – duplo decodificador(TTL). 
 74xx47 - decodificador BCD – 7 segmentos (TTL). 
 93xx68 – decodificador binário/hexa para 7 segmentos com driver (CMOS). 
 4051 – multiplexador – demultiplexador 8/1 e 1/8 (CMOS). 
 
2.5 COMPARADOR DE MAGNITUDE 
 Um comparador é um circuito que compara a magnitude de dois números binários. As 
equações booleanas que representam as funções de saída de tal circuito são dadas por (para 
comparar a magnitude de números binários de três bits): 
 (A = B) = (A2B2)(A1B1)(A0B0) 
 (A > B) = A2B2’ + (A2B2)A1B1’ + (A2B2)(A1B1)A0B0’ 
 (A < B) = A2’B2 + (A2B2)A1’B1 + (A2B2)(A1B1)A0’B0 
 
 
Autor: Prof. Dr. Leonardo Mesquita 
2.5.1 Comparador de magnitude: Aplicação 
 Nesta aplicação o comparador esta sendo utilizado para comparar o número de cópias 
realizadas por uma máquina xerox. O operador seleciona o número de cópias que se deseja 
realizar através das chaves seletoras S1 a S9. A operação do sistema é iniciada quando a 
chave início é fechada, desde modo o sinal operação é colocado em nível lógico alto e o 
contador BCD é limpo. Quando os dois sinais binários são iguais o comparador irá produzir um 
sinal de saída em nível lógico baixo para encerrar a operação da copiadora. O CI 74xx85 pode 
ser utilizado para realizar a comparação entre dois números binários de 4 bits. 
 
 
Fonte: Sistemas Digitais: Princípios e Aplicações, 11a Edição 
 
 
2.6 CONVERSOR DE CÓDIGO 
 Conversores de código são circuitos lógicos cujas entradas são padrões binários 
representando um determinado código e cujas saída representam o mesmo número 
representado em outro código. O projeto de um conversor de código é simplesmente um 
projeto de uma rede combinacional onde as entradas e saídas da mesma representam a 
mesma informação codificada em dois códigos distintos. Um conversor muito utilizado é BCD/7 
segmentos. Tal conversor é utilizado para converter uma informação na forma BCD, oriunda de 
contadores, para a forma de 7 segmentos que poderá ser lida por um display tipo 7 segmentos. 
 
Autor: Prof. Dr. Leonardo Mesquita 
O CI 74xx47 é um decodificador 
BCD/7Seg. que possui saída ativo 
baixo, ou seja, este CI deve ser 
utilizado com display tipo anodo 
comum. A figura mostra como um 
decodificador deve ser interligado entre 
o contador BCD e o display para operar 
de modo correto. 
Fonte: Sistemas Digitais: Princípios e Aplicações, 11a 
Edição 
 
 Um display do tipo segmentos é constituído por 7 LEDS com o anodo ou o catodo 
interligados em comum. Quando o código é enviado do decodificador BCD / 7 segmentos para 
o display o mesmo ascende os segmentos correspondentes a este código. 
O display tipo anodo comum o seu terminal comum 
deve ser ligado a VCC pois deste modo quando um 
sinal de nível lógico baixo for colocado em qualquer 
um dos segmentos do display o mesmo ficara ativo. 
O display tipo catodo comum o terminal comum 
deve ser ligado a GND. Os dois tipos de displays 
são mostrados na figura ao lado. 
 O diagrama de pinagem de um display tipo 
7 segmentos é apresentado na figura abaixo. 
 
Fonte: Internet.