Flip Flops

Prévia do material em texto

1
Eletrônica Digital
Flip Flops
Prof. João Onofre Pereira Pinto
Flip Flops
n Flip – flops, similarmente aos latches, são 
dispositivos de memória bi-estáveis.
n Diferentemente dos latches, os flip – flops são 
dispositivos síncronos, i. e., eles necessitam de 
um sinal de clock.
n Existem dois tipos básicos de flip – flops, mestre-
escravo (master – slave ) e trigados na borda 
(edge triggered). Discutiremos os dispositivos 
master – slave, os edge triggered são 
conceitualmente similar, embora eles sejam 
construídos diferentemente.
Milton
Text Box
ANA Beatriz
2
n Discutiremos 3 tipos de flip – flop.
1. Flip – Flop SR
2. Flip – Flop D
3. Flip – Flop JK
n Outros tipos de flip – flop.
1. Flip – Flop Toggle
2. Flip – Flop Clocked Toggle
Flip Flops
n Para cada tipo de flip – flop, discutiremos:
n Diagrama do circuito
n Realização M – S
n Diagrama de tempo
n Tabela de Excitação
n Equação Característica
n Diagrama de Estado
Flip Flops
3
n Discutiremos ainda as entradas de 
controle assíncronas que alguns flip-flops
possuem.
n PRE = Preset ààEstabelece o estado Q = 1
n CLR = Clear ààEstabelece o estado Q = 0
Flip Flops
Flip Flop SR
4
Símbolo do Circuito
S
R
Q
Q
C
Gatilhado na Borda
(Edge Triggered)
Master Slave
S
R
Q
Q
C
Realização M-S (Master-Slave)
Q
Q
C
S
R
Q
Q
C
S
R
Q
Q
C
Latch SR Latch SR
QM
SlaveMaster
R
S
5
Diagrama de Tempo
C
S
R
QM
Q
Tabela de excitação
Q*
0
1
0
0
1
1
X
X
S R Q C
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0 
1 1 1
Proibido
Requer pulso de clock completo
para mudar o estado
Mantém (Hold)
Reset
Set
6
n O latch SR e o flip flop têm 
essencialmente o mesmo comportamento.
n A diferença é que o latch responde 
assincronamente, enquanto o flip-flop 
responde somente em um sinal de clock
apropriado.
Equação Característica
Q* = f ( S, R, Q ) =Σ m(1, 4, 5) + Σ d (6, 7)
Q*
SR
00Q
0
1
01 11 10
0
1
0
0
1
1
x
x
Q* = S + RQ
7
Diagrama de Estado
Flip-Flop SR
0 1
0x x010
01
Flip Flop D
8
Símbolo do Circuito
D
C
Q
Q
Edge TriggeredMaster-Slave
D
C
Q
Q
Realização M-S
Q
Q
D Q
QC
D Q
QC
Latch D Latch D
QM
SlaveMaster
D
C
9
Diagrama de Tempo
D
QM
Q
C
Tabela de Excitação
Q*
0
0
1
1
D Q C
0 0
0 1
1 0
1 1
Set 0
Set 1
Equação Característica
Q*=D
10
Digrama de Estado
Flip-Flop D
0 1
0 11
0
Flip Flop JK
11
Símbolo do Círcuito
Edge TriggeredMaster-Slave
J
C
Q
QK
J
K
Q
Q
C
Funcionalidade Desejada
n Para J=K=1
n JK flip-flop deve comutar em cada ciclo de 
clock
n Caso contrário
n Flip-flop JK deve funcionar como um flip-flop 
SR, com J=S e K=R
12
Tabela de Excitação
Q*
0
1
0
0
1
1
1
0
J K Q C
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0 
1 1 1
Comuta
Mantém
Reset
Set
Realização do Flip-Flop 
D
C
Q
Q
Q
Q
J
K
C
13
Diagrama de Tempo
Q
J
K
C
Diagrama de Estado
Flip-Flop JK
0 1
0d d01d
d1
14
Sumário de Flip-Flop
00x10x11
11x01001
1x110110
0x00x000
TKJDRSQ*Q
Sumário das Caracterírticas dos Flip Flop/Latch
Q* = TQ’ + T’QFlip Flop T (clocked)
Q*= Q’Flip Flop T (gatilhado na borda)
Q* = JQ’ + K’QFlip Flop JK
Q* = DFlip Flop D
Q* = S + R’QFlip Flop SR
Q* = DC + C’QLatch D
Q* = SC + Q’R + C’QLatch SR Gatilhado
Q* = S + R’QLatch SR
Equação CaracterísticaDispositivo