Aula 03 - FF-JKJ FF-DJ Latch D e Aplicaes

Prévia do material em texto

FF-JK, FF-D, Latch D e 
Aplicações FF
Tiago Alves de Oliveira
Flip-Flop J-K com Clock
• A abaixo mostra um flip-flop J-K com clock
disparado por borda de subida do sinal de clock.
Flip-Flop J-K com Clock
As• entradas 𝐽 e 𝐾 controlam o estado lógico do FF da
mesma maneira que fazem as entradas 𝑆 e 𝑅 para um
flip-flop 𝑆 − 𝑅 com clock, exceto por uma diferença: a
condição em que 𝐽 = 𝐾 = 1 não resulta em uma
saída ambígua.
Para• essa condição, o FF sempre muda para o estado
lógico oposto no instante da borda de subida do sinal
de clock.
Esse modo • é denominado modo de comutação (toggle
mode). 
Nesse• modo, se ambas as entradas J e K forem nível
ALTO, o FF mudará de estado lógico (comutará) para
cada borda de subida do sinal de clock.
Flip-Flop J-K com Clock
• A tabela-verdade mostrada na Figura anterior
resume como o flip-flop J-K responde às bordas de
subida para cada combinação de níveis lógicos nas
entradas J e K.
Observe• que a tabela-verdade é a mesma do flip-
flop S-R com clock, exceto para a condição 𝐽 =
𝐾 = 1.
Essa• condição resulta em 𝑄 = ത𝑄0, o que significa
que o novo valor da saída Q será o inverso do que
ela tinha antes da borda de subida do clock; essa é
a operação de comutação.
Flip-Flop J-K com Clock
• A operação desse FF é ilustrada pelas formas de
onda mostradas na Figura abaixo:
Flip-Flop J-K com Clock
Consideramos• que, novamente, os parâmetros de
tempo de setup e tempo de hold tenham sido levados
em conta.
Inicialmente,1. todas as entradas estão em nível 0;
vamos supor que a saída 𝑄 esteja em 1, ou seja,
𝑄0 = 1.
Quando2. ocorre a borda de subida do primeiro pulso
de clock (ponto a), temos a condição de entrada em
que 𝐽 = 0 e 𝐾 = 1. Assim, o FF será resetado (𝑄 =
0).
3. Na borda de subida do segundo pulso de clock,
temos 𝐽 = 𝐾 = 1 (ponto c). Isso faz com que o FF
comute para o estado oposto, 𝑄 = 1.
Flip-Flop J-K com Clock
4. No ponto e na forma de onda do clock, as
entradas J e K estão ambas em nível 0, de modo
que o FF não muda de estado nessa transição do
clock.
5. No ponto g, 𝐽 = 1 e 𝐾 = 0. Essa é a condição
que leva a saída 𝑄 para o estado 1. Entretanto,
ela já́ está nesse estado, de modo que
permanecerá nele.
6. No ponto i, 𝐽 = 𝐾 = 1 e, portanto, o FF comuta
para o estado lógico oposto. O mesmo ocorre no
ponto k.
Flip-Flop J-K com Clock
Observe• , nessas formas de onda, que o FF não é
afetado pelas bordas negativas dos pulsos de clock.
Observe, também, que as entradas J e K não têm •
efeito, exceto nos instantes em que ocorrem as 
bordas positivas do sinal de clock. 
As entradas J e K sozinhas não são capazes de fazer •
o FF mudar de estado lógico.
Flip-Flop J-K com Clock
• A Figura abaixo mostra o símbolo para um flip-flop
J-K disparado nas bordas negativas do sinal de
clock.
Flip-Flop J-K com Clock
• O pequeno círculo na entrada CLK indica que esse
FF é disparado quando a entrada CLK for de 1 para
0.
Esse• FF funciona da mesma maneira que o FF
ativado por borda de subida, mostrado na Figura
anterior, exceto pelo fato de que a saída muda de
estado lógico apenas nas bordas de descida do
sinal de clock (pontos b, d, f, h e j).
Ambos• os flip-flops J-K são em geral utilizados.
Flip-Flop J-K com Clock
• O flip-flop J-K é muito mais versátil que o S-R,
porque não tem estados ambíguos.
• A condição 𝐽 = 𝐾 = 1, que gera a operação de
comutação da saída, é bastante utilizada em todos
os tipos de contadores binários.
Em• resumo, o flip-flop J-K pode fazer tudo que um
S-R faz, além de operar no modo de comutação.
Flip-Flop J-K com Clock
Uma• versão simplificada do circuito interno de um
flip-flop J-K disparado por borda é mostrada na
Figura abaixo:
Flip-Flop J-K com Clock
Esse• circuito contém as mesmas três secções do
flip-flop S-R disparado por borda.
Na• verdade, a única diferença entre os dois
circuitos é que as saídas 𝑄 e 𝑄 são realimentadas
para o circuito direcionador de pulsos formados
pelas portas NAND.
Essa• conexão de realimentação é que confere ao
flip-flop J-K a operação de comutação para a
condição em que 𝐽 = 𝐾 = 1.
Flip-Flop J-K com Clock
Vamos• analisar a condição de comutação em detalhe,
considerando que 𝐽 = 𝐾 = 1 e que Q esteja em nível
BAIXO quando o pulso de clock ocorrer.
Com• 𝑄 = 0 e 𝑄 = 1, a porta NAND nº 1 direciona
CLK* (invertido) para a entrada 𝑆𝐸𝑇 do latch NAND,
gerando 𝑄 = 1.
Se• considerarmos que a saída Q está em nível ALTO
quando ocorrer o pulso de clock, a porta NAND nº 2
direciona CLK* (invertido) para a entrada 𝑅𝐸𝑆𝐸𝑇 do
latch, gerando Q = 0.
Assim,• a saída Q sempre irá para o estado oposto.
Flip-Flop J-K com Clock
Para• que a operação de comutação funcione
conforme descrito, o pulso CLK* tem de ser muito
estreito.
Ele• tem de retornar para o nível 0 antes que as
saídas 𝑄 e ത𝑄 comutem para seus novos valores;
caso contrário, os novos valores de 𝑄 e ത𝑄 farão
com que o pulso CLK* comute a saída do latch
novamente.
Exercícios
Verdadeiro1. ou falso: um flip-flop J-K pode ser
usado como um S-R, porém um flip-flop S-R não
pode ser usado como um J-K.
2. Um flip-flop J-K tem alguma condição de entrada
ambígua?
Que3. condição de entrada para J e K sempre seta
a saída Q no instante em que ocorre a transição
ativa de CLK?
Respostas
Verdadeiro.1.
2. Não. 
3. 𝐽 = 1, 𝐾 = 0.
Flip-flop D Com Clock
• A Figura abaixo mostra o símbolo e a tabela-
verdade para um flip-flop D com clock disparado na
borda de subida do clock.
Flip-flop D Com Clock
Ao• contrário dos flip-flops S-R e J-K, o flip-flop D
tem apenas uma entrada de controle síncrona,
entrada D, que representa a palavra data (dado).
• A operação do flip-flop D é muito simples: a saída Q
irá para o mesmo estado lógico presente na
entrada D quando ocorrer uma borda de subida em
CLK.
Em• outras palavras, o nível lógico presente na
entrada D será armazenado no flip-flop no instante
em que ocorrer a borda de subida do clock.
Flip-flop D Com Clock
As• formas de onda mostradas na Figura abaixo
ilustram essa operação.
Flip-flop D Com Clock
Considere inicialmente a • saída Q em nível ALTO. 
Quando• ocorre a primeira borda de subida do clock
(ponto a), a entrada D é nível BAIXO; a saída Q vai
para o estado 0.
Ainda• que o nível lógico na entrada D mude entre
os pontos a e b, isso não afeta a saída Q, que
armazena o nível BAIXO que estava na entrada D
no ponto a.
Flip-flop D Com Clock
Quando• ocorre uma borda de subida do clock em b, a
saída Q vai para nível ALTO, visto que a entrada D é
nível ALTO nesse instante.
• A saída Q armazena esse nível ALTO até que uma borda
de subida do clock em c faça com que a saída Q vá para
o nível BAIXO, visto que a entrada D é nível BAIXO
nesse instante.
De• modo similar, a saída Q assume o nível lógico
presente na entrada D, quando ocorrem as bordas de
subida do clock nos pontos d, e, f e g.
Observe• que a saída Q permanece em nível ALTO no
ponto e porque a entrada D ainda continua em nível
ALTO.
Flip-flop D Com Clock
É• importante lembrar, novamente, que a saída Q
pode mudar de estado apenas quando ocorre uma
borda de subida no clock.
• A entrada D não tem efeito entre bordas de subida
do clock.Um flip-flop D disparado por borda de
descida opera da mesma maneira descrita
anteriormente, a diferença é que a saída Q assume
o valor da entrada D, quando ocorre uma borda de
descida em CLK.
• O símbolo para o flip-flop D disparado por bordas
negativas tem um pequeno círculo na entrada CLK.
Flip-flop D Com Clock
Um• flip-flop D disparado por borda é facilmente
implementado acrescentando-se um único
INVERSOR a um flip-flop J-K disparado por borda,
conforme mostrado na Figura abaixo.
Flip-flop D Com Clock
Se• você fizer um teste com os dois valores possíveis
na entrada D, verá que a saída Q assume o nível
lógico presente na entrada D quando ocorre uma
borda de subidaem CLK.
• O mesmo procedimento pode ser usado para
converter um flip-flop S-R em um D.
Flip-flop D Com Clock
Voc• ê pode estar se perguntando a respeito da
utilidade do flip-flop D, visto que ele apresenta na
saída Q o mesmo valor da entrada D.
• Não é exatamente isso; lembre-se de que a saída Q
assume o valor da entrada D apenas em
determinados instantes e, portanto, elas não são
idênticas.
Na• maioria das aplicações do flip-flop D, a saída Q
tem de assumir os valores da entrada D apenas em
instantes definidos com precisão.
Flip-flop D Com Clock
Um exemplo disso • está ilustrado na figura abaixo.
Flip-flop D Com Clock
As• saídas 𝑋 , 𝑌 e 𝑍 de um circuito lógico são
transferidas para os FFs 𝑄1 , 𝑄2 e 𝑄3 para
armazenamento.
Usando• flip-flops D, os níveis lógicos presentes em
𝑋, 𝑌 e 𝑍 são transferidos para 𝑄1, 𝑄2 e 𝑄3 ,
respectivamente, no momento da aplicação do
pulso TRANSFERÊNCIA nas entradas CLK comuns.
Os• FFs podem armazenar esses valores para serem
processados depois. Esse é um exemplo de
transferência paralela de um dado binário; os três
bits 𝑋, 𝑌 e 𝑍 são transferidos simultaneamente.
Exercícios
1. O que acontecerá com a forma de onda da saída Q na
Figura abaixo se a entrada D for mantida
permanentemente em nível BAIXO?
Verdadeiro ou falso: a 2. saída Q será igual ao nível
lógico na entrada D em todos os instantes. 
FFs3. J-K podem ser usados para transferência paralela 
de dados?
Respostas
1. 𝑄 vai para nível BAIXO no ponto a e permanece
em nível BAIXO.
Falso2. . A entrada D pode mudar sem afetar 𝑄,
pois 𝑄 só pode mudar na borda ativa de CLK.
Sim,3. convertendo-se os FFs D
Latch D
• O flip-flop D disparado por borda usa um circuito
detector de borda para garantir que a saída
responda à entrada D apenas quando ocorrer a
transição ativa do clock.
Se• esse detector não for usado, o circuito
resultante operará de maneira um pouco diferente.
Latch D
Esse• circuito é chamado de latch D e tem a
configuração como mostrada abaixo:
Latch D
• O circuito contém um latch NAND e um
direcionador de pulsos formado pelas portas NAND
nº 1 e nº 2, porém não tem o circuito detector de
borda.
• A entrada comum das portas que implementam o
circuito direcionador é denominada entrada de
habilitação (enable, abreviado por EN ), em vez de
entrada de clock, pois seu efeito nas saídas Q e Q
não está restrito às transições.
Latch D
A • operação do latch D é descrita a seguir:
Quando EN for 1. nível ALTO, a entrada D produzirá
um nível BAIXO em uma das entradas 𝑆𝐸𝑇 ou 
𝑅𝐸𝑆𝐸𝑇 do latch NAND, e a saída Q terá o mesmo 
nível lógico que a entrada D. 
Se a entrada D mudar de nível enquanto EN
estiver em nível ALTO, a saída Q seguirá essas
mudanca̧s. Em outras palavras, enquanto EN = 1,
a saída Q é igual à entrada D; nesse modo, diz-se
que o latch D é ‘transparente’.
Latch D
Quando2. EN for nível BAIXO, a entrada D estará
desabilitada a alterar o latch NAND, visto que as
saídas das duas portas direcionadoras serão
mantidas em nível ALTO.
Assim, as saídas 𝑄 e 𝑄 permanecerão no
mesmo nível ló- gico em que estavam antes
que a entrada EN fosse para nível BAIXO. Em
outras palavras, as saídas têm os níveis lógicos
fixos, não podendo mudar de valor enquanto
EN estiver em nível BAIXO, mesmo que o nível
lógico na entrada D seja modificado.
Latch D
Essa• operação está resumida na tabela-verdade
mostrada abaixo:
• O símbolo lógico para o latch D é mostrado abaixo:
Latch D
Observe• que, apesar de a entrada EN operar como
se fosse a entrada CLK para um flip-flop disparado
por borda, não existe o pequeno trian̂gulo na
entrada EN.
Isso• porque o símbolo do pequeno trian̂gulo é
usado estritamente para indicar entradas que
provocam alterações na saída apenas quando uma
transição ocorre.
• O latch D não é disparado por borda
Exercícios
Descreva1. a diferença na operação entre um latch
D e um flip-flop D disparado por borda.
Verdadeiro2. ou falso: um latch D está no modo
transparente quando EN = 0.
Verdadeiro3. ou falso: em um latch D, a entrada D
pode influenciar a saída Q apenas quando EN = 1.
Respostas
1. Em um latch D, a saída Q pode mudar enquanto
EN estiver em nível ALTO. Em um flip-flop D, a
saída só pode mudar na borda ativa de CLK.
Falso. 2.
Verdadeiro.3.
Entradas Assíncronas
Para• os flip-flops com clock que estudamos até
agora, as entradas S, R, J, K e D têm sido
denominadas entradas de controle.
Elas• também são chamadas entradas síncronas,
porque seu efeito na saída do FF é sincronizado
com a entrada CLK.
Como• já estudamos, as entradas de controle
síncronas têm de ser usadas em conjunto com o
sinal de clock para disparar o FF.
Entradas Assíncronas
• A maioria dos FFs com clock também tem uma ou
mais entradas assíncronas que operam
independentemente das síncronas e da de clock.
Tais• entradas podem ser usadas para colocar o FF
no estado 1 ou 0 em qualquer instante, inde-
pendentemente das condições das outras entradas.
Dizendo• de outra maneira, as entradas assíncronas
são entradas de sobreposição, que podem ser
usadas para sobrepor todas as outras, de modo a
colocar o FF em um determinado estado.
Entradas Assíncronas
• A Figura abaixo mostra um flip-flop J-K com duas
entradas assíncronas denominadas PRESET e
CLEAR.
Essas• entradas são ativas em nível BAIXO,
conforme indicado pelo uso dos pequenos círculos
no símbolo do FF.
• A tabela-verdade que acompanha a figura resume
o efeito dessas entradas na saída do FF.
Entradas Assíncronas
Vamos analisar os • vários casos.
• 𝑃𝑅𝐸𝑆𝐸𝑇 = 𝐶𝐿𝐸𝐴𝑅 = 1 . As entradas assíncronas estão
desativadas e o FF está livre para responder às entradas J, K e
CLK; em outras palavras, a operação síncrona pode ser realizada.
• 𝑃𝑅𝐸𝑆𝐸𝑇 = 0; 𝐶𝐿𝐸𝐴𝑅 = 1. A entrada 𝑃𝑅𝐸𝑆𝐸𝑇 está ativada e
a saída Q é imediatamente colocada em nível 1, quaisquer que
sejam os níveis presentes nas entradas J, K e CLK. A entrada CLK
não pode afetar o FF enquanto PRESET = 0.
• 𝑃𝑅𝐸𝑆𝐸𝑇 = 1; 𝐶𝐿𝐸𝐴𝑅 = 0. A entrada 𝐶𝐿𝐸𝐴𝑅 está ativada e a
saída Q é imediatamente colocada em nível 0,
independentemente dos níveis presentes nas entradas J, K e CLK.
A entrada CLK não pode afetar o FF enquanto 𝐶𝐿𝐸𝐴𝑅 = 0.
• 𝑃𝑅𝐸𝑆𝐸𝑇 = 𝐶𝐿𝐸𝐴𝑅 = 0. Essa condição não deve ser usada,
pois resulta em uma resposta
Entradas Assíncronas
É• importante perceber que essas entradas assíncronas
respondem a níveis de tensão contínua (CC).
Isso significa que, se um nível 0 for mantido na entrada•
𝑃𝑅𝐸𝑆𝐸𝑇 , o FF permanecerá no estado 𝑄 = 1 ,
independentemente do que estiver ocorrendo nas
outras entradas. De modo similar, um nível BAIXO
constante na entrada 𝐶𝐿𝐸𝐴𝑅 mantém o FF no estado
𝑄 = 0.
Portanto,• as entradas assíncronas podem ser usadas
para manter o FF em um estado particular por
qualquer intervalo de tempo. Na maioria das vezes,
entretanto, são utilizadas para setar ou resetar o FF no
estado determinado pela aplicação, por meio de um
pulso momentâneo.
Entradas Assíncronas
Muitos• FFs com clock disponíveis em CIs têm essas
duas entradas assíncronas; alguns têm apenas a
entrada CLEAR.
Alguns • FFs têm entradas assíncronas que são ativas em 
nível ALTO, em vez de ativas em nível BAIXO. 
O • símbolo para esses FFs não apresenta o pequeno 
círculo nas entradas assíncronas.
Os fabricantes de • CIs ainda não concordaram quanto à
nomenclatura usada para essas entradas assíncronas.
As • designações mais comuns são PRE (abreviatura de 
PRESET) e CLR (abreviatura de CLEAR).
Exercício
Qual1. é a diferença entre a operação de uma
entrada síncrona e a de uma assíncrona?
2. Um flip-flop D pode responder às entradas D e
CLK enquanto 𝑃𝑅𝐸 = 1?
Relacione3. as condições necessárias para que um
flip-flop J-K disparado por borda de subida e com
entradas assíncronas ativas em nível BAIXO
comute para oestado oposto.
Respostas
Entradas1. assíncronas operam
independentemente da entrada CLK.
Sim, visto que 2. 𝑃𝑅𝐸 é ativo em nível BAIXO. 
3. 𝐽 = 𝐾 = 1, 𝑃𝑅𝐸 = 𝐶𝐿𝑅 = 1 e uma borda de 
subida em 𝐶𝐿𝐾.
Aplicações com Flip-Flops
Exemplos de aplicações:•
Contagem. •
Armazenamento de dados binários.•
Transferência de dados entre locais.•
Muitas• aplicações FF são continuamente
categorizadas.
As• saídas seguem uma sequência predeterminada
de estados.