CL_CAP_4

Prévia do material em texto

CAPÍTULO 4 
CIRCUITOS LÓGICOS 
COMBINACIONAIS 
1 
Forma de Soma-de-Produtos 
 A expressão soma-de-produtos aparecerá com dois ou 
mais termos AND combinados com operações OR. 
2 
 A expressão produto-de-somas consiste de dois ou mais 
termos OR (soma) combinados com operações AND. 
 
 
Produto-de-somas 
3 
Projetando Circuitos Lógicos Combinacionais 
Para a resolução de qualquer problema de lógica de projeto: 
 Interprete o problema e defina sua tabela-verdade. 
 Escreva o termo AND (produto) para cada caso de saída = 1. 
 Combine os termos na forma soma de produtos. 
 Simplifique a expressão da saída, se possível. 
 Implemente o circuito para a expressão final, simplificada. 
Circuito que produz uma saída 1 apenas para a condição 
A = 0 B = 1. 
4 
Projetar um circuito lógico com três entradas, A, B e C. As saídas 
devem ser ALTA somente quando a maioria das entradas for ALTA. 
Tabela-verdade 
Termos AND para cada caso em que 
a saída é 1. 
 
 Projetando Circuitos Lógicos Combinacionais 
5 
Expressão soma de produtos para a saída x: 
Projetar um circuito lógico com três entradas, A, B e C. As saídas 
devem ser ALTA somente quando a maioria das entradas for ALTA. 
Simplificando a expressão: 
Implementando o circuito 
após fatoração: 
Uma vez que a expressão está na forma soma de produtos , o 
circuito é um grupo de portas AND trabalhando em uma única 
porta OR. 
Projetando Circuitos Lógicos Combinacionais 
6 
Método do Mapa de Karnaugh 
 Também chamado de mapa K, é um método gráfico 
para simplificar equações lógicas ou converter tabelas-
verdade no circuito lógico correspondente. 
 Teoricamente, pode ser usado para qualquer número de 
variáveis de entradas, porém sua utilidade prática é 
limitada a cinco ou seis variáveis. 
Os valores da tabela-verdade são colocados no mapa K. 
O mostrado aqui é de duas variáveis. 
7 
Mapa K de quatro variáveis. 
 Células adjacentes diferem em apenas uma variável, tanto na horizontal 
quanto na vertical. 
 
 Uma expressão soma de produtos pode ser obtida combinando todos os 
quadrados que contêm 1. 
8 
9 
Agrupamento de dois quadros adjacentes (Pares) 
Exemplos de agrupamentos de pares de 1s adjacentes. 
10 
Agrupamento de quatro quadros adjacentes (quartetos) 
Grupo de oito 
(Octeto) 
11 
Agrupamento de oito quadros adjacentes (octetos) 
12 
13 
Vimos como o agrupamento de pares, quartetos e 
octetos em uma mapa K pode ser usado para obter 
uma expressão simplificada. 
 
Podemos resumir as regras de agrupamentos para 
grupos de qualquer tamanho: 
 
Quando uma variável aparece nas formas 
complementada e não complementada em um 
agrupamento, tal variável é eliminada da expressão. 
 
Variáveis que não se alteram para todos os quadros 
do agrupamento têm de permanecer na expressão 
final. 
1. Construa o mapa K, colocando os 1s e 0s como indicado na 
tabela-verdade. 
2. Encontre os 1s isolados, os que não são adjacentes a quaisquer 
outros 1s. 
3. Agrupe os 1s que são adjacentes a somente um outro 1 (pares). 
4. Agrupe qualquer octeto, mesmo que contenha alguns 1s que já 
tenham sido agrupados. 
5.Agrupe qualquer quarteto com 1 ou mais 1s e que ainda não 
estejam em grupos. 
6. Agrupe quaisquer pares necessários para incluir 1s que ainda 
não tenham sido agrupados. 
7. Forme a soma OR dos termos simplificados gerados por cada 
grupo. 
Passos para uso do mapa K para simplificação de uma 
expressão booleana: 
14 
Exemplo 4.10 a 4.12 – pag. 114 e 115 - 10ª Ed. 
16 
Exemplo 4.13 - pag. 115 10ª Ed. 
 
Considere os dois agrupamentos de mapas K na Figura 4.16. Qual deles é melhor? 
Resposta: 
As duas expressões têm a mesma complexidade; portanto nenhuma é melhor 
que a outra. 
17 
Preenchendo o mapa K a partir da expressão de saída 
Quando a saída desejada é apresentada como uma expressão booleana em vez 
de uma tabela-verdade, o mapa K pode ser preenchido usando os seguintes 
passos: 
 
1. Passe a expressão para a forma de soma-de-produtos caso ela não esteja 
nesse formato. 
2. Para cada termo produto da expressão na forma de soma-de-produtos, 
coloque um 1 em cada quadrado do mapa K cuja denominação seja a mesma 
da combinação das variáveis de entrada. Coloque um 0 em todos os outros 
quadrados. 
O Exemplo 4.14 , pag. 116 da 10ª Ed., ilustra esse procedimento. 
Condições de irrelevância (don´t-care) 
18 
Alguns circuitos lógicos podem ser projetados de modo que existam certas condições 
de entrada para as quais não existem níveis de saída especificados, em geral, porque 
essas condições de entrada nunca ocorrerão. Por isso, para essas entradas, é 
irrelevante (don´t care) se a saída é nível ALTO ou BAIXO. 
 Circuitos para Habilitar/ Desabilitar 
• Situações que exigem habilitar/desabilitar ocorrem com 
frequência em projeto de circuitos digitais. 
 
• Um circuito é habilitado quando se permite a 
passagem de um sinal de entrada para saída. 
 
• Um circuito é desabilitado quando se impede a 
passagem de um sinal de entrada para saída. 
19 
Circuitos para Habilitar/ Desabilitar 
20 
Um circuito lógico que permite a passagem de um sinal para a saída 
somente quando entradas de controle B e C forem ambas nível 
ALTO. Caso contrário, a saída permanecerá em nível BAIXO. 
 
Exemplo 4.21 
21 
Solução: 
Exemplo 4.22- 
Um circuito lógico que permite a passagem de um sinal para a saída 
apenas quando uma entrada de controle B ou C, mas não ambas, 
for nível ALTO. Caso contrário, a saída permanecerá ALTA. 
22 
Solução: 
Exemplo 4.23 
Um circuito lógico com sinal de entrada A, controle de entrada B e 
saídas X e Y, que atuam como: 
• Quando B = 1, a saída X vai seguir a entrada A, e a saída Y será 0. 
• Quando B = 0, a saída X vai ser 0, e a saída Y vai seguir a entrada A. 
 
23 
Solução: 
Características Básicas dos CIs Digitais 
CIs digitais são uma coleção de resistores, diodos e transistores 
fabricados em um pedaço de material semicondutor (geralmente 
silício), denominado substrato, comumente conhecido como chip. 
CIs digitais frequentemente são classificados de acordo com a 
complexidade de seus circuitos, de acordo com o número de portas 
lógicas no substrato. 
24 
 O encapsulamento de dual-in-line (DIP) contém duas 
fileiras paralelas de pinos. 
O DIP é, provavelmente, o encapsulamento de CI digital mais comum, 
encontrado nos equipamentos digitais mais antigos. 
25 
Os pinos são numerados no sentido anti-horário, vistos por cima do 
encapsulamento, a partir da marca de identificação (entalhe ou 
ponto) situada em uma das extremidades. 
O DIP mostrado é de 14 pinos e mede 19,05 mm por 6,35 mm. 
26 
• O chip de silício é muito menor do que o DIP (pequeno como um 
quadrado de lados com 1,27 mm de comprimento). 
O chip de silício está ligado aos pinos do DIP por fios muito 
finos (0,025 mm de diâmetro). 
27 
A lógica transistor-transistor da família TTL consiste nas subfamílias abaixo: 
As diferenças entre os dispositivos TTL limitam-se a características elétricas, tais 
como a dissipação de energia e a velocidade de comutação. 
 A pinagem e as operações lógicas são as mesmas. 
Família TTL 
28 
A família complementar metal-óxido-semicondutor (CMOS) consiste 
de várias séries: 
 
Dispositivos CMOS executam a mesma função, mas não são 
necessariamente compatíveis pino a pino com dispositivos TTL. 
Família CMOS 
29 
• As entradas não ligadas são ditas flutuantes. 
• As entradas TTL flutuantes funcionam como se estivesse em nível lógico 1. 
• A medição da tensão pode aparecer indeterminada, mas o dispositivo se 
comporta como se houvesse um nível lógico ALTO na entrada flutuante. 
• Entradas flutuantes CMOS podem causar superaquecimento e danos ao 
aparelho, porque ela varia aleatoriamente em função do ruído captado. 
• Alguns CIs têm circuitos de proteção construídos dentro de si. 
• A melhor práticaé ligar todas as entradas não utilizadas em Alto ou 
BAIXO. 
 
Entradas não conectadas (flutuantes) 
30 
Tensões na faixa indeterminada fornecem resultados imprevisíveis e 
devem ser evitadas. 
Níveis lógicos para dispositivos TTL e CMOS. 
Faixas de tensão para os níveis lógicos 
31