3. Pretende-se obter um circuito que implemente o padrão de contagem ćıclico de 6 estados em hexadeci-mal mostrado na Figura 3, correspondente a ...

3. Pretende-se obter um circuito que implemente o padrão de contagem ćıclico de 6 estados em hexadeci-mal mostrado na Figura 3, correspondente a um sinal de sáıda de 4 bits. Implemente o circuito gerador deste padrão: [2,0 pontos]
(a) Utilizando apenas um registrador Multi-modo de 3 bits entrada-sáıda de dados, apresentado na Fi-gura 3(a) e o mı́nimo de lógica combinatória adi-cional;
(b) Utilizando apenas um contador de 3 bits com carga e reset, todos śıncronos com o relógio, apre-sentado na Figura 3(b) e o mı́nimo de lógica com-binatória adicional.
Dica : Considere o estado inicial, C = ”000”, na sáıda do contador e registrador Mult́ı-modo.
(a) Utilizando apenas um registrador Multi-modo de 3 bits entrada-sáıda de dados, apresentado na Fi-gura 3(a) e o mı́nimo de lógica combinatória adi-cional;
(b) Utilizando apenas um contador de 3 bits com carga e reset, todos śıncronos com o relógio, apre-sentado na Figura 3(b) e o mı́nimo de lógica com-binatória adicional.
O circuito deve implementar o padrão de contagem cíclico de 6 estados em hexadecimal
O sinal de saída deve ser de 4 bits
No item (a), deve ser utilizado apenas um registrador Multi-modo de 3 bits entrada-saída de dados
No item (b), deve ser utilizado apenas um contador de 3 bits com carga e reset, todos síncronos com o relógio