7 Relatorio de LCL - VERILOG 4

Prévia do material em texto

UNIVERSIDADE FEDERAL DE CAMPINA GRANDE - UFCG
CENTRO DE ENGENHARIA ELÉTRICA E INFORMÁTICA - CEEI
DEPARTAMENTO DE ENGENHARIA ELÉTRICA - DEE
DISCIPLINA: LABORATÓRIO DE CIRCUITOS LÓGICOS
CURSO DE GRADUAÇÃO EM ENGENHARIA ELÉTRICA
7º RELATÓRIO DE LABORATÓRIO DE CIRCUITOS LÓGICOS
4 VERILOG - FLIP-FLOPS, REGISTRADORES E CONTADORES
COM HDL
Professor: Fernanda Cecília Correia Lima Loureiro
Turma: 04
Aluno: Luís Antônio Acciolly da Silva
Matrícula: 121110206
CAMPINA GRANDE - PARAÍBA
DEZEMBRO – 2022
SUMÁRIO
1 - INTRODUÇÃO 3
2 – MATERIAIS E MÉTODOS 4
2.1 – MATERIAIS 4
2.2 – MÉTODOS 4
3 – CONCLUSÕES 8
4 – REFERÊNCIAS 9
1 - INTRODUÇÃO
Este experimento consiste na realização de quatro partes específicas e possui como
objetivo geral o estudo de Flip-Flops, Registradores e Contadores, bem como o projeto e
implementação destes circuitos lógicos utilizando Verilog.
A primeira atividade consiste na especificação e implementação de um Flip-Flop
JK, com entrada, clear, assíncrona, com o projeto realizado utilizando a linguagem Verilog
para implementação na Placa DE2.
Já a segunda atividade consiste na especificação e implementação de um
Registrador de deslocamento para a direita, com entrada paralela e saída serial, de 4 bits,
com o projeto realizado utilizando a linguagem Verilog para implementação na Placa DE2.
A terceira atividade consiste na especificação e implementação de um Contador
Assíncrono Binário, Módulo 10, Crescente, com o projeto realizado utilizando a linguagem
Verilog para implementação na Placa DE2.
Para a última atividade consiste na especificação e implementação de um Contador
síncrono Binário, Módulo 10, Decrescente, com o projeto realizado utilizando a linguagem
Verilog para implementação na Placa DE2.
2 – MATERIAIS E MÉTODOS
2.1 – MATERIAIS
Os materiais necessários para este experimento são: a placa Altera II DE2,
juntamente com seu software Quartus II.
2.2 – MÉTODOS
Iniciando a primeira atividade, foi necessário a seguinte descrição de hardware.
Módulo flip-flop JK
Figura 1 - Módulo flip-flop JK.
Iniciando a segunda atividade, foi necessária a seguinte descrição de hardware.
Módulo do Registrador de deslocamento de 4 bits com entrada paralela e saída serial.
Figura 2 - Módulo do Registrador de deslocamento de 4 bits com entrada paralela e saída
serial.
Iniciando a terceira atividade, foi necessária a seguinte descrição de hardware.
Contador assíncrono de módulo 10 crescente.
Figura 3 - Contador assíncrono de módulo 10 crescente.
Prosseguindo, na última tarefa foi necessário a seguinte descrição de hardware.
Contador síncrono de módulo 10 decrescente.
Figura 4 - Contador síncrono de módulo 10 decrescente.
3 – CONCLUSÕES
Portanto, para a realização desta prática foi necessário a leitura do roteiro
disponibilizado e a utilização dos materiais do laboratório. Dessa forma, é possível
conciliar as teorias aprendidas na matéria de circuitos lógicos, com a prática nesta
disciplina de laboratório de circuitos lógicos.
4 – REFERÊNCIAS
Slides e material disponibilizado pela professora.
Tutorial: Quartus II Introduction Using Verilog Design – Altera ®.
• Elementos de Eletrônica Digital – I.V. Idoeta, F.C. Capuano – Editora Érica, 2003.
• Verilog HDL Synthesis – J. Bhasker – Star Galaxy Publishing, 1998.
• Altera Website – http://www.altera.com
• Apostila: Projeto de Sistemas Digitais na Atualidade – UFPB/CCT/DEE - A. Scaico,
2000.
http://www.altera.com/