Dispositivos Eletronicos-TEORIA DE CIRCUITOS (48)

Prévia do material em texto

vez que cargas iguais se repelem) no substrato p ao longo 
da borda da camada isolante de SiO2 para que deixem 
a região e penetrem no substrato até as camadas mais 
profundas, como mostra a figura. O resultado é uma 
região de depleção próxima à camada isolante SiO2 livre 
de lacunas. No entanto, os elétrons no substrato p (os 
portadores minoritários do material) serão atraídos para 
a porta positiva e se acumularão próximo à superfície 
da camada de SiO2. Essa camada isolante evitará que os 
portadores negativos sejam absorvidos pelo terminal de 
de baixa potência para áudio
ESPECIFICAÇÕES MÁXIMAS
CARACTERÍSTICAS ELÉTRICAS
CARACTERÍSTICAS EM ESTADO DESLIGADO 
CARACTERÍSTICAS EM ESTADO LIGADO 
CARACTERÍSTICAS DE PEQUENO SINAL 
CARACTERÍSTICAS FUNCIONAIS
C a menos que outro valor seja especificado)
Especificações
Características
Tensão dreno-fonte 
Faixa de temperatura da junção 
Faixa de temperatura do canal para armazenamento 
Tensão porta-fonte 
Corrente de dreno 
Tensão de ruptura dreno-fonte
Corrente reversa de porta (1)
Tensão de corte porta-fonte
Corrente reversa dreno-porta (1)
Corrente de dreno para tensão nula na porta
Corrente de dreno em estado ligado
Admitância de transferência direta
Admitância de saída
Capacitância de entrada
Capacitância de transferência reversa
(1) Esse valor de corrente inclui tanto a corrente de fuga do FET quanto a corrente de fuga associada ao soquete e ao equipamento de teste quando 
medidos sob as condições mais favoráveis. 
Figura de ruído
Dissipação total do dispositivo @ TA = 25oC
Fator de redução acima de 25OC 
Símbolo
Símbolo Mín. Típ. Máx. Unidade
Valor Unidade
Dreno
Fonte
Porta
Canal n — Depleção 
CC
CC
CC
a
CC
CC
CC
CC
CC
CC
VGS(desligado) ,
,
,
,
,
,
,
,
,
,
,
,
,
,
, ,
,
,
,
,
, ,
,
,
ID(ligado)
Figura 6.31 MOSFET 2N3797 tipo depleção de canal n da Motorola.
336 dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd 336 3/11/13 5:53 PM
porta. Conforme VGS aumenta de valor, a concentração de 
elétrons próximo da superfície de SiO2 se intensifica até 
um nível em que a região induzida tipo n possa suportar 
um fluxo mensurável entre o dreno e a fonte. O nível de 
VGS que produz um aumento significativo da corrente de 
dreno é chamado de tensão de limiar, representado pelo 
símbolo VT. Nas folhas de dados, ele é denominado VGS(Th); 
porém VT é mais utilizado, e esse será o símbolo adotado 
na análise a seguir. Visto que o canal não existe com 
VGS = 0 V e é “intensificado” pela aplicação de uma tensão 
porta-fonte positiva, esse tipo de MOSFET é chamado de 
MOSFET tipo intensificação. Os dois tipos de MOSFETs 
têm regiões do tipo intensificação, mas o nome foi dado a 
apenas um por ser seu único modo de operação.
Quando VGS aumenta além do valor de limiar, a den-
sidade de portadores livres no canal induzido cresce, o que 
resulta em um aumento na corrente de dreno. Entretanto, 
se mantivermos VGS constante e aumentarmos o valor de 
VDS, a corrente de dreno eventualmente alcançará o valor 
de saturação, como ocorreu para o JFET e para o MOSFET 
tipo depleção. A manutenção de ID em um valor fixo 
ocorre devido ao processo de pinch-off, que torna o canal 
induzido mais estreito próximo ao dreno, como mostra a 
Figura 6.34. Aplicando a lei de Kirchhoff para tensões às 
tensões dos terminais da Figura 6.34, descobrimos que
 VDG = VDS - VGS )31.6( (6.13)
Se VGS for mantido em um valor fixo, como 8 V, e 
VDS for aumentado de 2 V para 5 V, a tensão VDG, de acordo 
com a Equação 6.13, aumentará de – 6 V para –3 V, e a 
porta se tornará cada vez menos positiva com relação ao 
dreno. Tal redução da tensão porta-dreno reduzirá, por 
sua vez, as forças de atração para os portadores livres 
(elétrons) nessa região do canal induzido, provocando uma 
Contatos 
metálicos
região dopada 
do tipo n
ausência 
de canal
Substrato 
SS
substrato do 
tipo p
região dopada 
do tipo n
Figura 6.32 MOSFET tipo intensificação de canal n.
 
Pinch-off (início)
Região de depleção
Substrato 
do tipo p 
Figura 6.34 Alterações no canal e na região de depleção 
com o aumento de VDS para um valor fixo de VGS.
n
p
SS
S
D
+
I = 0 AG
ID
+
+
+
+
+
+
+
+
+
+
+
+
Lacunas repelidas 
pela porta positiva
Camada isolante
G
I = IS D
e
e
e
e
e
e
e
n
Elétrons atraídos para a porta positiva 
(canal n induzido)
Região de depleção de portadores 
tipo p (lacunas)
e–
 +
SVG
–
 +
SVD
 FIG. 6.33 
Formação do canal no MOSFET tipo intensificação de canal n.
Figura 6.33 Formação do canal no MOSFET tipo 
intensificação de canal n.
Capítulo 6 transistores de efeito de campo 337
Boylestad_2012_cap06.indd 337 3/11/13 5:53 PM
redução na largura efetiva desse canal. Eventualmente, o 
canal será reduzido até o ponto de pinch-off e uma con-
dição de saturação será estabelecida, como descrito ante-
riormente para o JFET e para o MOSFET tipo depleção. 
Em outras palavras, qualquer aumento adicional de VDS, 
estando fixa a tensão VGS, não afetará o nível de saturação 
de ID até que as condições de ruptura sejam alcançadas.
As curvas características de dreno da Figura 
6.35 revelam que, para o dispositivo da Figura 6.34, com 
VGS = 8 V, a saturação ocorre para VDS = 6 V. Na verdade, 
o valor de saturação de VDS está relacionado ao valor da 
tensão VGS aplicada por:
 VDSsat = VGS - VT )41.6( (6.14)
Obviamente, portanto, para um valor fixo de VT, 
quanto maior o valor de VGS, maior o valor de saturação 
para VDS, como mostra o lugar geométrico para os valores 
de saturação na Figura 6.35 .
Para as características da Figura 6.35, o nível de VT 
é 2 V, como revela o fato de que a corrente de dreno caiu 
para 0 mA. De modo geral, portanto:
Para valores de VGS menores do que o nível de limiar, 
a corrente de dreno de um MOSFET tipo intensificação 
é 0 mA.
A Figura 6.35 mostra claramente que, quando o 
valor de VGS aumenta de VT para 8 V, o valor de saturação 
resultante para ID também aumenta, indo de 0 mA para 
10 mA. Além disso, é totalmente observável que o espaça-
mento entre as curvas é ampliado conforme VGS aumenta 
de valor, o que resulta em aumentos sempre crescentes na 
corrente de dreno.
Para valores de VGS > VT, a corrente de dreno está 
relacionada com a tensão porta-fonte pela seguinte relação 
não linear:
 ID = k(VGS - VT)2 )51.6( (6.15)
Mais uma vez, o termo quadrático é o responsável 
pela relação não linear entre ID e VGS. O termo k é uma 
constante que é uma função da estrutura do dispositivo. 
O valor de k pode ser determinado a partir da seguinte 
equação (derivada da Equação 6.15), em que ID(ligado) e 
VGS(ligado) são os valores para um ponto particular das curvas 
do dispositivo.
 
k =
ID (ligado)
(VGS (ligado) -VT)2 )61.6(
 
(6.16)
Substituindo ID(ligado) =10 mA quando VGS(ligado) = 8 V 
a partir das curvas características da Figura 6.35, temos 
k =
10 mA
(8 V - 2 V)2 =
10 mA
(6 V)2 =
10 mA
36 V2
= 0,278 × 10 3 A>V2 
e a equação geral para ID para as curvas características da 
Figura 6.35 é:
ID = 0,278 × 10–3(VGS – 2 V)2
5 V 10 V0
1
2
3
4
5
6
7
8
ID (mA)
VGS = +8 V
VGS = +7 V
VGS = +6 V
VDS15 V 20 V 25 V
6 V
VGS = +5 V
9
10
11
VGS = +4 V
VGS = +3 V
VGS = V = 2 VT
Lugar geométrico de VDSsat
Figura 6.35 Curvas características de dreno de um MOSFET tipo intensificação de canal n com VT = 2 V e k = 0,278 × 10–3 A/V2.
338 dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd 338 3/11/13 5:53 PM
Substituindo VGS = 4 V, concluímos que
ID = 0,278 × 10–3(4 V – 2 V)2 = 0,278 × 10–3(2)2
 = 0,278 × 10–3(4) = 1,11 mA
como podemos verificar na Figura 6.35. Em VGS = VT, o 
termo quadrático é 0 e ID = 0 mA.
Para a análise CC do MOSFET tipo intensificação 
que será realizada no Capítulo 7, a característica de 
transferência será novamente a curva a ser empregada 
na solução gráfica. Na Figura 6.36, as curvas de dreno 
e a curva de transferência foram colocadaslado a lado 
para descrever o procedimento de transferência de uma 
para a outra. Esse processo é realizado, basicamente, do 
mesmo modo que foi descrito antes para o JFET e para 
o MOSFET tipo depleção. Nesse caso, porém, devemos 
lembrar que a corrente de dreno é 0 mA para VGS ≤ VT. 
Conforme VGS aumenta além de VT, a corrente de dreno 
ID começará a fluir a uma taxa crescente, de acordo com 
a Equação 6.15. Observe que, na definição dos pontos 
da curva de transferência a partir da curva de dreno, so-
mente os níveis de saturação são empregados e, por esse 
motivo, a região de operação é limitada aos valores de 
VDS maiores do que os níveis de saturação, como definido 
pela Equação 6.14.
A curva de transferência da Figura 6.36 é certa-
mente bem diferente daquela obtida anteriormente. Para 
um dispositivo de canal n (induzido), a curva está agora 
totalmente na região de valores positivos de VGS, e aumenta 
somente a partir de VGS = VT. A questão agora é como traçar 
a curva de transferência, dados os valores de k e VT como 
vemos a seguir para um MOSFET específico:
ID = 0,5 × 10–3 (VGS – 4 V)2
Primeiro, uma linha horizontal é desenhada em 
ID = 0 mA de VGS = 0 V até VGS = 4 V, como mostra a 
Figura 6.37(a). Em seguida, um valor para VGS maior do 
que VT (como, por exemplo, 5 V) é escolhido e substituído 
na Equação 6.15 para determinar o valor resultante de ID 
como segue:
ID = 0,5 × 10–3(VGS – 4 V)2
 = 0,5 × 10–3(5 V – 4 V)2 = 0,5 × 10–3(1)2
 = 0,5 mA
e um ponto no gráfico é obtido, como mostra a Figura 
6.37(b). Por fim, outros valores para VGS são escolhidos, 
e os valores correspondentes de ID são obtidos. Em parti-
cular, em VGS = 6 V, 7 V e 8 V, o valor de ID é 2 mA, 4,5 
mA e 8 mA, respectivamente, como mostra o gráfico da 
Figura 6.37(c).
MosFet tipo intensificação de canal p
A estrutura de um MOSFET tipo intensificação de 
canal p é exatamente inversa àquela que aparece na Figura 
6.32, como mostra a Figura 6.38(a). Isto é, agora o substra-
to é do tipo n, e as regiões abaixo das conexões de dreno e 
da fonte são do tipo p. Os terminais continuam como iden-
tificados, mas todas as polaridades das tensões e os senti-
dos das correntes são invertidos. As curvas características 
de dreno são como mostra a Figura 6.38(c), com aumento 
dos valores de corrente resultantes de valores crescentes 
negativos de VGS. A curva característica de transferência 
da Figura 6.38(b) é a imagem refletida (em relação ao 
eixo ID) da curva de transferência da Figura 6.36, com ID 
VT
1 2 3 4 5 6
1
2
3
4
5
6
7
8
9
VGS
ID (mA)
VDS870
10
2
3
4
5
6
8
9
0 5 10 15 20 25
VGS = +8 V
VGS = +7 V
VGS = +6 V
VGS = +5 V
VGS = +4 V
VGS = +3 V
ID (mA)
VGS = V = 2 VT
10
7
1
 Figura 6.36 Esboço da curva característica de transferência de um MOSFET tipo intensificação de canal n a partir das curvas 
características do dreno.
Capítulo 6 transistores de efeito de campo 339
Boylestad_2012_cap06.indd 339 3/11/13 5:53 PM
crescente para valores de VGS negativos crescentes além 
de VT, como mostra a Figura 6.38(c). As equações 6.13 a 
6.16 são igualmente aplicáveis aos dispositivos de canal p.
símbolos, folhas de dados 
e encapsulamento
Na Figura 6.39, são apresentados os símbolos grá-
ficos para os MOSFETs tipo intensificação de canal n 
e canal p. Observe novamente que os símbolos tentam 
refletir a estrutura real do dispositivo. A linha tracejada 
entre o dreno e a fonte significa que não há um canal entre 
os dois terminais sob condições de não polarização. Na 
verdade, essa é a única diferença entre os símbolos dos 
MOSFETs tipo depleção e tipo intensificação.
Na Figura 6.40, é mostrada a folha de dados para 
o MOSFET tipo intensificação de canal n da Motorola. 
 
Figura 6.37 Gráfico da curva característica de transferência de um MOSFET tipo intensificação de canal n com 
k = 0,5 × 10–3 A/V2 e VT = 4 V.
p
(b)
canal n canal p
Figura 6.39 Símbolos para (a) MOSFET tipo intensificação 
de canal n e (b) MOSFET tipo intensificação de canal p.
VT
–6
1
2
3
4
5
6
7
8
VGS
ID (mA) ID (mA)
VDS
VGS = –6 V
VGS = VT = –2 V
1
2
3
4
5
6
7
8
(c)
SS
D
G
p
S
n
)b()a(
p
ID
+ 0
–
–5 –4 –3 –2 –1
VGS = –5 V
VGS = –4 V
VGS = –3 V
0
 
Figura 6.38 MOSFET tipo intensificação de canal p com VT = 2 V e k = 0,5 × 10 –3 A/V2.
340 dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd 340 3/11/13 5:53 PM
O encapsulamento e a identificação dos terminais são 
fornecidos junto às especificações máximas do disposi-
tivo, que agora inclui uma corrente máxima de dreno de 
30 mA CC. A folha de dados fornece o valor de IDSS na 
condição de “desligado”, que agora é simplesmente 10 
nA CC (em VDS = 10 V, VGS = 0 V), bem menor do que 
o verificado para o JFET e o MOSFET tipo depleção. 
A tensão de limiar é representada por VGS(Th), e varia de 
1 V a 5 V CC, dependendo do dispositivo empregado. 
A folha de dados não fornece o valor de k da Equação 
6.15; entretanto, especifica um valor de ID(ligado) (3 mA, 
nesse caso) para um valor de VGS(ligado) (10 V para esse 
valor de ID). Isto é, quando VGS = 10 V, ID = 3 mA. 
Os valores apresentados de VGS(Th), ID(ligado) e VGS(ligado) 
permitem uma determinação de k a partir da Equação 
6.16 e da equação geral para a curva característica 
de transferência. As especificações do MOSFET são 
revistas na Seção 6.9.
ESPECIFICAÇÕES MÁXIMAS
Especificações Símbolo
Símbolo
Valor Unidade
Tensão dreno-fonte 
Tensão dreno-porta
Tensão porta-fonte*
Corrente de dreno 
Faixa de temperatura da junção 
* Potenciais transitórios de ±75 V não causam falha na função porta-óxido.
Faixa de temperatura do canal para armazenamento 
CARACTERÍSTICAS ELÉTRICAS
CARACTERÍSTICAS EM ESTADO DESLIGADO
CARACTERÍSTICAS EM ESTADO LIGADO
C a menos que outro valor seja especificado)
Características Mín. Máx. Unidade
Tensão de ruptura dreno-fonte
Corrente de dreno para tensão nula na porta
Corrente reversa de porta
Tensão de limiar da porta
Tensão de estado ligado dreno-fonte
Admitância de transferência direta
Capacitância de entrada
Capacitância reversa de transferência
Capacitância substrato-dreno
Resistência dreno-fonte
Atraso de ligamento (Fig. 5)
Tempo de subida (Fig. 6)
Atraso de desligamento (Fig. 7)
Tempo de queda (Figura 8)
(Veja a Figura 9; circuito de tempo determinado)
Corrente de dreno no estado ligado
CARACTERÍSTICAS DE PEQUENO SINAL 
CARACTERÍSTICAS DE CHAVEAMENTO
de chaveamento
Dreno
Porta
Fonte
Encapsulamento
Canal n — Intensificação
Dissipação total do dispositivo @ TA = 25oC
Fator de redução acima de 25OC 
CC
CC
CC
CC
CC
CC
CC
CC
CC
CC
CC
,
,
,
,
,
,
,
,
,,
,
VDS(ligado)
ID(ligado)
rds(ligado)
CCCC
CC
,
a
Figura 6.40 MOSFET 2N4351 tipo intensificação de canal n da Motorola.
Capítulo 6 transistores de efeito de campo 341
Boylestad_2012_cap06.indd 341 3/11/13 5:53 PM
eXeMPLo 6.4
Utilizando os dados fornecidos na folha de dados da 
Figura 6.40 e uma tensão média de limiar de VGS(Th) = 
3 V, determine:
a) O valor resultante de k para o MOSFET.
b) A curva característica de transferência.
solução:
a) Equação 6.16:
k =
ID (ligado)
(VGS (ligado)-VGS (Th))2
=
3 mA
(10 V - 3 V)2 =
3 mA
(7 V)2 =
3 × 10-3
49 A>V2
= 0,061 × 10 3 A ,V2 
b) Equação 6.15:
ID = k(VGS – VT)2
 = 0,061 × 10–3(VGS – 3 V)2
Para VGS = 5 V:
 ID = 0,061 × 10–3(5 V – 3 V)2 
 = 0,061 × 10–3(2)2
 = 0,061 × 10–3(4) = 0,244 mA
 Para VGS = 8 V, 10 V, 12 V e 14 V, ID será 1,525 mA, 
3 mA (conforme previsto), 4,94 mA e 7,38 mA, res-
pectivamente. A curva de transferência é esboçada 
na Figura 6.41.
6.9 Manuseio do MosFet
A fina camada de SiO2 entre a porta e o canal do 
MOSFET tem o efeito positivo de permitir uma carac-
terística de alta impedância de entrada para o disposi-
tivo, mas sua largura extremamente reduzida introduz 
uma preocupação com o seu manuseio, o que não ocor-
ria com os transistores TBJ e JFET. Frequentementehá 
um acúmulo suficiente de carga estática que adquirimos 
(devido a condições externas) que estabelece uma 
diferença de potencial através da fina camada e que pode, 
eventualmente, danificá-la e permitir a condução através 
dela. É necessário, então, que seja mantida a embalagem 
condutiva (ou anel de curto-circuito) conectando os ter-
minais do dispositivo até que ele seja inserido no sistema. 
Assim, evitamos a possibilidade do surgimento de um 
potencial entre quaisquer dois terminais do dispositivo. 
Com o anel, a diferença de potencial entre dois terminais 
quaisquer é mantida em 0 V. No mínimo, sempre toque um 
ponto aterrado para permitir a descarga das cargas estáticas 
acumuladas antes de manusear o dispositivo, e somente 
segure o transistor pelo encapsulamento.
Frequentemente ocorrem transientes (mudanças 
abruptas no valor de tensão ou de corrente) em um circuito 
quando elementos são removidos ou inseridos com a fonte 
ligada. Os níveis de transiente podem ultrapassar os limites 
que o dispositivo suporta e, por isso, a fonte deve estar 
sempre desligada ao modificarmos o circuito.
A máxima tensão porta-fonte costuma ser fornecida 
na folha de dados do dispositivo. Um método para assegu-
rar que essa tensão não seja ultrapassada (talvez devido a 
um efeito transiente) em ambas as polaridades consiste em 
introduzir dois diodos Zener, como mostra a Figura 6.42. 
Os Zeners são colocados em posições opostas um ao outro 
para garantir proteção em ambas as polaridades. Se forem 
utilizados Zeners de 30 V e surgir no circuito um transiente 
positivo de 40 V, o Zener inferior da figura vai “disparar” 
em 30 V, e o diodo superior ligará com uma queda de tensão 
de zero volt (considerando um diodo semicondutor ideal 
em situação “ligado”). O resultado disso é que limitamos 
a tensão porta-fonte a 30 V. Uma desvantagem introduzida 
pelo Zener é que a resistência de um diodo Zener “desliga-
do” é menor do que a impedância de entrada estabelecida 
pela camada SiO2. A impedância é reduzida, mas, mesmo 
assim, é muito grande para a maioria das aplicações. Os 
dispositivos discretos que possuem a proteção de Zener 
são tantos que alguns dos problemas listados anteriormente 
não incomodam mais. No entanto, devemos ter cautela ao 
manipular dispositivos MOSFET discretos.
Figura 6.41 Solução do Exemplo 6.4. 
Figura 6.42 MOSFET protegido por Zener.
342 dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd 342 3/11/13 5:53 PM
6.10 MosFets de PotênCia 
VMos e uMos
Uma das desvantagens do MOSFET planar comum 
é seu nível reduzido de potência de operação (geralmente 
menor do que 1 W) e de valores de corrente, em compa-
ração com a ampla gama de transistores bipolares. Entre-
tanto, com um projeto vertical como o ilustrado para o 
MOSFET VMOS da Figura 6.43(a) e o MOSFET UMOS 
da Figura 6.43(b), os níveis de potência e corrente foram 
aumentados juntamente com velocidades de chaveamento 
mais altas e dissipação de potência reduzida. Todos os 
elementos do MOSFET planar estão presentes nos tipos 
VMOS e UMOS — a conexão da superfície metálica aos 
terminais do dispositivo, a camada de SiO2 entre a porta e 
a região do tipo p localizada entre o dreno e a fonte para o 
crescimento do canal n induzido (operação tipo intensifi-
cação). O termo vertical se deve principalmente ao fato de 
o canal agora ser formado na direção vertical, resultando 
em uma corrente de direção vertical, ao contrário do que 
ocorria com o dispositivo planar, no qual o crescimento 
do canal era horizontal. No entanto, o canal da Figura 
6.43(a) também possui o aspecto de um corte em “V” 
na base semicondutora, que, para alguns, pode servir de 
característica para a memorização do nome do dispositivo. 
A estrutura da Figura 6.43(a) é um tanto simplificada, pois 
não considera alguns dos níveis de transição de dopagem; 
porém, ainda assim, permite uma descrição das facetas 
mais importantes de operação do dispositivo.
A aplicação de uma tensão positiva no dreno e uma 
tensão negativa na fonte, com a porta em 0 V ou em algum 
valor positivo para o estado “ligado”, como mostra a Figura 
6.43(a), resulta em um canal n induzido na região estreita 
do tipo p do dispositivo. O comprimento do canal agora é 
definido pela altura vertical de região p, que pode se tornar 
significativamente menor do que a de um canal em que 
se emprega a estrutura planar. Em um plano horizontal, o 
comprimento do canal é limitado entre 1 μm e 2 μm (1 μm 
= 10–6 m). As camadas de difusão (tal como a região p da 
Figura 6.43) podem ser controladas em pequenas frações 
de um mícron. Uma vez que o comprimento do canal é 
diretamente proporcional ao valor de resistência, o nível de 
dissipação de potência do dispositivo (dissipada na forma 
de calor) é menor para os valores de corrente de operação. 
Além disso, a área de contato entre o canal e a região n+ é 
bastante aumentada pela construção vertical, contribuindo 
para mais redução do valor de resistência e para um aumento 
de área para o fluxo de corrente entre as camadas dopadas. 
Existem também dois caminhos de condução entre o dreno 
e a fonte, como mostra a Figura 6.43, o que torna maior a 
amplitude de corrente para o dispositivo. Devido a todas es-
sas características, o dispositivo suporta correntes de dreno 
da ordem de ampères e níveis de potência acima de 10 W.
O MOSFET VMOS foi o primeiro da linha de 
MOSFETs verticais a ser destinado principalmente para 
uso como chaves de potência para controlar a operação 
de fontes de alimentação, controladores de motor de baixa 
tensão, conversores CC-CC, monitores de tela plana e uma 
série de aplicações nos automóveis modernos. Fundamen-
talmente, um chaveador eficaz deve funcionar em tensões 
relativamente baixas (inferiores a 200 V) e ter excelentes 
características de alta velocidade e baixos valores de resis-
tência “ligada” para assegurar perdas mínimas de potência 
durante a operação. Ao longo do tempo, uma variedade de 
outros projetos verticais começou a surgir para melhorar 
a estrutura em “V” da Figura 6.43(a). O trabalho delicado 
necessário para estabelecer o sulco em V resultou em difi-
culdades na criação de uma tensão de limiar consistente, 
e a ponta afiada no final do canal criava campos elétricos 
elevados que afetavam a tensão de ruptura do MOSFET. 
– S
G
D
Largura 
do canal
n+n+
substrato n+
n–
e e
e e
pp
20 µm
6 µm
+
(a)
– S
(b)
G
D
Largura do canalsubstrato n+
n–
e e
e e
4 µm
2 µm
+
pp
 
Comprimento do canal Comprimento do canal
Figura 6.43 (a) MOSFET VMOS; (b) MOSFET UMOS.
Capítulo 6 transistores de efeito de campo 343
Boylestad_2012_cap06.indd 343 3/11/13 5:53 PM
A tensão de ruptura é importante porque está diretamente 
relacionada com a resistência “ligada”. Quando se au-
menta a tensão de ruptura, a resistência “ligada” começa 
a aumentar.
Uma melhoria em relação ao projeto em “V” é o sulco 
ou o canal em “U”, mostrado na Figura 6.43(b). O funcio-
namento desse MOSFET UMOS (também chamado Trench 
MOSFET) é muito semelhante ao do MOSFET VMOS, 
mas com características aprimoradas. Em primeiro lugar, 
o processo de fabricação é preferido porque o processo de 
trench-etching desenvolvido para as células de memória em 
DRAMs pode ser utilizado. O resultado é a largura reduzida 
para algo em torno de 2 μm a 10 μm em comparação com 
a estrutura VMOS com largura na faixa de 20 μm a 30 μm. 
A largura do canal em si pode ser de apenas 1 μm, com altura 
de 2 μm. A resistência “ligada” é menor usando-se o método 
de trincheira (trench) porque o comprimento do canal é dimi-
nuído e a largura do caminho da corrente aumenta próximo 
ao fundo da trincheira. No entanto, devido à grande área de 
superfície necessária para o pesado fluxo de corrente, existem 
efeitos capacitivos que devem ser levados em consideração 
para frequências acima de 100 kHz. Os três que devem ser 
analisados são CGS, CGD e CDS (respectivamente referidos 
como Ciss, Crss e Cossem folhas de dados). Para o MOSFET 
UMOS, a capacitância porta-fonte na entrada é a maior e, 
normalmente, consiste em milhares de pF.
A linha de UMOS-V MOSFETs da Toshiba tem uma 
corrente de dreno que vai de 11 A a 45 A com resistências 
“ligadas” tão baixas quanto 3,1 mΩ a 11,5 mΩ em 10 V. 
A tensão dreno-fonte máxima para as unidades é de 30 V, 
e a capacitância porta-fonte varia de 1400 pF a 4600 pF. 
São usadas principalmente em monitores de tela plana, 
computadores desktop e notebooks e outros dispositivos 
eletrônicos portáteis.
Portanto, de modo geral, 
comparado ao MOSFET planar, o MOSFET de potência 
tem valores de resistência “ligada” menores e especifi-
cações de corrente e potência maiores.
Outra importante característica da construção 
vertical é:
O MOSFET de potência tem um coeficiente de tem-
peratura positivo que evita a possibilidade de uma 
deriva térmica.
Se a temperatura do dispositivo se elevasse devido 
às condições externas, os valores de resistência aumenta-
riam, ocasionando uma redução na corrente de dreno, ao 
contrário do que ocorre com um dispositivo convencional. 
Coeficientes de temperatura negativos resultam em uma 
redução dos valores de resistência com o aumento da tem-
peratura, o que faz o fluxo de corrente se elevar, causando 
uma instabilidade e uma possível deriva térmica.
Outra importante característica da configuração 
vertical:
Os níveis reduzidos de armazenamento de carga 
proporcionam períodos de chaveamento mais rápidos 
na construção vertical quando comparados àqueles 
obtidos para a construção planar convencional.
Na verdade, os dispositivos VMOS e UMOS apre-
sentam períodos de chaveamento menores do que a metade 
do período encontrado para um TBJ comum.
6.11 CMos
É possível estabelecer um circuito lógico bastante 
eficiente por meio da construção de um MOSFET de ca-
nal p e um de canal n no mesmo substrato, como mostra 
a Figura 6.44. Observe o canal p induzido à esquerda e o 
canal n induzido à direita para os dispositivos de canal p e 
n, respectivamente. A configuração é chamada de arranjo 
MOSFET complementar (CMOS); é intensamente empre-
gada em projetos de lógica computacional. A impedância 
de entrada relativamente alta, a alta velocidade de chavea-
mento e os níveis reduzidos de potência de operação da 
configuração CMOS resultaram em uma disciplina com-
pletamente nova, chamada de projeto por lógica CMOS.
pQuando “ligado” 
MOSFET de canal p 
n+ p+ p+ p+np
Substrato do tipo n
Quando “ligado” 
MOSFET de canal n
VSS
S2 D2 D1
G2 G1
S1
Vi
SiO2
Vo
n+n+
Figura 6.44 CMOS com as conexões indicadas na Figura 6.45.
344 dispositivos eletrônicos e teoria de circuitos
Boylestad_2012_cap06.indd 344 3/11/13 5:53 PM
É possível empregar o arranjo complementar com 
bastante eficiência como um inversor, como mostra a 
Figura 6.45. Como mencionado no caso dos transistores 
de chaveamento, o inversor é um elemento na lógica 
que “inverte” o sinal aplicado. Isto é, se os valores de 
operação forem de 0 V (estado 0) e 5 V (estado 1), uma 
tensão de 0 V na entrada dará como saída um valor de 5 
V e vice-versa. Observe, na Figura 6.45, que ambas as 
portas estão conectadas ao sinal aplicado e ambos os dre-
nos à saída Vo. O terminal de fonte do MOSFET de canal 
p (Q2) está conectado diretamente à tensão aplicada VSS, 
enquanto o terminal de fonte do MOSFET de canal n (Q1) 
está conectado ao terra. Para os níveis lógicos definidos 
anteriormente, a aplicação de 5 V na entrada deve resultar 
em cerca de 0 V na saída. Com 5 V em Vi (com relação ao 
terra), VGS1 = Vi e Q1 está “ligado”, o que resulta em um 
valor relativamente baixo de resistência entre o dreno e a 
fonte, como mostra a Figura 6.46. Visto que Vi e VSS são 
iguais a 5 V, VGS2 = 0 V, que é menor do que o VT exigido 
para o dispositivo, resultando em um estado “desligado”. 
O valor resultante da resistência entre o dreno e a fonte 
é bastante alto para Q2, como mostra a Figura 6.46. Uma 
simples aplicação da regra do divisor de tensão revela que, 
nessas condições, Vo está bem próximo de 0 V (estado 0), 
estabelecendo a operação de inversão desejável. Para uma 
tensão aplicada Vi de 0 V (estado 0), VGS1 = 0 V, e Q1 estará 
“desligado” com VSS2 = –5 V, ligando o MOSFET de canal 
p. O resultado disso é que Q2 apresentará uma resistência 
baixa; Q1, uma resistência alta; e Vo = VSS = 5 V (estado 1). 
Como a corrente de dreno que flui em cada caso é limitada, 
pelo transistor “desligado”, à corrente de fuga, a potência 
dissipada pelo dispositivo nos dois estados é muito baixa. 
Comentários adicionais sobre a aplicação da lógica CMOS 
serão apresentados no Capítulo 13.
6.12 MesFets 
Como foi observado em discussões anteriores, o uso 
de GaAs na construção de dispositivos semicondutores 
ocorre há algumas décadas. Infelizmente, porém, fatores 
como custos de fabricação, menor densidade resultante 
em CIs e problemas de produção permitiram que esse 
uso ganhasse destaque no setor apenas nos últimos anos. 
A necessidade atual de dispositivos de alta velocidade e de 
métodos aprimorados de produção criaram uma forte deman-
da por circuitos integrados em larga escala que usam GaAs.
Embora os MOSFETs de Si que acabamos de des-
crever possam ser feitos também com GaAs, o processo de 
fabricação se torna mais difícil por causa de problemas de 
difusão. No entanto, a produção de FETs utilizando uma 
barreira Schottky (discutida em detalhes no Capítulo 16) 
na porta pode ser muito eficiente:
Barreiras Schottky são barreiras criadas pelo depósi-
to de um metal como tungstênio sobre um canal do tipo n. 
A utilização de uma barreira Schottky na porta é a 
principal diferença em relação aos MOSFETs dos tipos 
depleção e intensificação, que empregam uma barreira 
isolante entre o contato de metal e o canal do tipo n. 
A ausência de uma camada isolante reduz a distância entre 
a superfície de contato metálico da porta e a camada de 
semicondutor, resultando em um nível inferior de capa-
citância de dispersão entre as duas superfícies (lembre-se 
do efeito da distância entre as placas de um capacitor 
e sua capacitância terminal). O resultado do nível mais 
baixo de capacitância é uma sensibilidade reduzida a altas 
frequências (formando um efeito de curto-circuito), que 
suporta ainda mais a grande mobilidade dos portadores 
no material de GaAs.
A presença de uma junção metal-semicondutor é a 
razão pela qual tais FETs são chamados de transistores 
de efeito de campo metal-semicondutor (MESFETs). Sua 
–
–
–
+
+
+
VSS = 5 V
VGS1
VGS2
MOSFET de 
canal p 
MOSFET de 
canal n 
VoVi =~ 0 V
(estado 0)
5 V
(estado 1)
Q2
Q1
Figura 6.45 Inversor CMOS.
Q2 desligado
Q1 ligado
VSS 5 V
Ifuga
R2 (alta)
R1 (baixa)
Vo = ≅ 0 V (estado 0)
R1
 + R2
R1VSS
 
Figura 6.46 Níveis relativos de resistência para Vi = 5 V 
(estado 1).
Capítulo 6 transistores de efeito de campo 345
Boylestad_2012_cap06.indd 345 3/11/13 5:53 PM