CRONOGRAMA CIRCUITOS LOGICOS_II_2013_02

Prévia do material em texto

AULA DATA CONTEÚDO
1 05/ago Introdução da disciplina
2 07/ago Timer 555, Latch e Flip-Flop D
3 12/ago Flip-Flop JK, contadores assincronos módulo 2n e < 2n
4 14/ago
Transferência de dados, paralela e série, Registradores e divisores de 
frequência, exercícios
5 19/ago Contadores Síncronos
6 21/ago Revisão de VHDL
7 26/ago Revisão de VHDL
8 28/ago Processos com CLK (VHDL)
Pontifícia Universidade Católica do Rio Grande do Sul
Faculdade de Engenharia
Curso de Engenharia Elétrica
Circuitos Lógicos II - 2NP 4NP
2013/02
Prof. Juliano Benfica 
9 02/set Processos de divisão de CLK (VHDL)
10 04/set Exercícios
11 09/set Display multiplexados e Funções em VHDL
12 11/set Exercícios
13 16/set Procedimentos em VHDL
14 18/set Exercícios
15 23/set P1
16 25/set Máquinas de Estados Finitos - Máquina de Moore
17 30/set Máquinas de Estados Finitos - Máquina de Moore
18 02/out Display de LCD
19 07/out Máquina de Mealy
20 09/out Máquina de Mealy
21 14/out FERIADO
22 16/out Protocolo para Sensor de Temperatura e Conversor A/D
23 21/out Exercícios
24 23/out P2
25 28/out Memórias Semicondutoras - Memória ROM - Memória RAM
26 30/out Associação de memórias, série e paralelo
27 04/nov Associação de memórias, série e paralelo
28 06/nov Associação de memórias, paralelo-série combinados
29 11/nov Conversores AD/DA
30 13/nov Conversores AD/DA
31 18/nov Tecnologia de Componentes
32 20/nov Tecnologia de Componentes32 20/nov Tecnologia de Componentes
33 25/nov P3
34 27/nov Disponível para dúvidas
35 02/dez PS
36 04/dez Disponível para dúvidas
37 09/dez G2 - PROVA
e