CL2_-_Lista_de_Exerccios

Prévia do material em texto

Centro de Informática 
Universidade Federal da Paraíba 
 
Disciplina: ​Circuitos Lógicos 2 
Professores: ​Eudisley Anjos e Ewerton Salvador 
 
 
Lista de Exercícios 
 
Exercício 01: ​Um avião utiliza um sistema para monitorar seus motores através de três 
sensores (temperatura, pressão e RPM (rotações por minuto ), cujo funcionamento é 
descrito abaixo: 
● sensor de temperatura = 0, se a temperatura for menor que 90 ​0​C 
● sensor de pressão = 0 , se a pressão for menor que 1,33 N/m​2 
● sensor RPM = 0, se a velocidade for menor 4800 rpm 
A figura abaixo mostra o circuito lógico que controla um led de advertência dentro da 
cabine, para certas combinações dos sensores da turbina. Convenciona-se que um nível 
lógico 1 na saída ative a luz de advertência. 
 
Analise o circuito e responda: 
a) Quais condições do motor indicam um sinal de advertência ao piloto 
b) Faça a descrição Verilog do circuito. 
Exercício 02: Uma empresa capta a água que necessita de um rio próximo ao seu 
reservatório. Esta água é transferida ao reservatório, passando antes por uma estação de 
tratamento. Sempre que o sensor de nível alto do reservatório não estiver acionado 
(SNAR=0), a bomba do rio deve ser ligada (BR=1) para encher o reservatório até o sensor de 
 
nível alto ser acionado (SNAR=1). A empresa está numa região de baixo índice pluviométrico 
e o rio, às vezes, fica tão baixo que não é possível captar a água. Então, se o sensor de nível 
crítico do rio não estiver acionado (SNCR=0), um alarme sonoro (AS=1) deve avisar o 
operador do sistema e a bomba do rio deve ficar desligada (BR=0). 
Ao mesmo tempo a caixa d’água da indústria deve ficar com seu nível sobre o sensor SC. Se 
o nível da caixa d’água ficar abaixo de SC (SC=0) a bomba da caixa deve ser ligada (BC=1), 
mas somente se SNBR=1. 
Analisando este processo responda: 
a) indique as variáveis de entrada e saída, 
b) Faça a descrição Verilog do circuito resultante. 
 
Exercício 03: ​Projete um circuito em Verilog (o mais simples possível) que receba um 
número binário de quatro bits e detecte se ele é par ou não. A saída deve ser armazenada 
em um registrador de 1 bit. 
Exercício 04: Projete um circuito em Verilog (o mais simples possível) que receba um 
número binário de quatro bits e detecte os números ímpares. A saída deve ser armazenada 
em um registrador de 1 bit. 
Exercício 05: ​Considerando a tabela verdade abaixo (Tabela 1), projete um circuito lógico 
em Verilog para controlar um display de 7 segmentos de forma a representar os algarismos 
decimais. 
 
 
 
 
Dígito 
Decimal 
Entradas Saída (Display de 7 Segmentos) 
D C B A a b c d e f g 
0 0 0 0 0 1 1 1 1 1 1 0 
1 0 0 0 1 0 1 1 0 0 0 0 
2 0 0 1 0 1 1 0 1 1 0 1 
3 0 0 1 1 1 1 1 1 0 0 1 
4 0 1 0 0 0 1 1 0 0 1 1 
5 0 1 0 1 1 0 1 1 0 1 1 
6 0 1 1 0 1 0 1 1 1 1 1 
7 0 1 1 1 1 1 1 0 0 0 0 
8 1 0 0 0 1 1 1 1 1 1 1 
9 1 0 0 1 1 1 1 1 0 1 1 
10 1 0 1 0 x x x x x x x 
11 1 0 1 1 x x x x x x x 
12 1 1 0 0 x x x x x x x 
13 1 1 0 1 x x x x x x x 
14 1 1 1 0 x x x x x x x 
15 1 1 1 1 x x x x x x x 
Tabela 1 – Tabela Verdade para projeção de display de 7 segmentos 
 
Exercício 06: ​- O display ao lado, denominado display 
alfanumérico de 11 segmentos, serve para algumas letras de A a Z, 
maiúscula e minúscula. Implemente o decodificador para 11 
segmentos em Verilog de forma a representar as letras ( A, c, j, H, x , 
K, z, U). 
 
Exercício 07: ​Um sistema combinacional tem uma entrada X, a 
qual representa dois dígitos decimais. A saída Z é igual a 2X + 5 se X 
for maior do que 4; caso contrário a saída Z é igual a X​3 ​+ 5X. Dê uma descrição Verilog do 
sistema. 
Exercício 08: Dê uma especificação de alto nível (Verilog) de um sistema combinacional que 
computa a distância entre dois 1’s no vetor de bits de entrada (8 bits). Suponha que o vetor 
tenha exatamente dois 1’s. Por exemplo se x = (1,0,1,0,0,0,0,0) então a distância é 2. 
Exercício 09: Faça a descrição Verilog de um circuito que conta o número de 1's de um 
vetor de entrada de 16 bits. 
Exercício 10: Projete um sistema incrementador/decrementador cuja entrada seja um 
número inteiro na faixa de 0 a 15. Uma entrada de controle determina se o sistema 
incrementa ou decrementa Determine as entradas e saídas do circuito e faça sua descrição 
em Verilog. 
 
Exercício 11:​ Descrever em Verilog um circuito para determinar a ordem do bit ‘1’ de mais 
alta significância em um vetor de entrada de 16 bits. 
Exercício 12:​ Descreva um circuito em Verilog para determinar o número de bits "1" e o 
número de bits "0" de um vetor de entrada de 16 bits. 
Exercício 13:​ Descreva um circuito para determinar a existência da sequencia 1101 em um 
vetor de entrada de 16 bits. 
Exercício 14: Descreva em Verilog um circuito para executar o algoritmo tradicional de 
multiplicação binária entre dois números de 4 bits, executado com sucessivos 
deslocamentos do multiplicando à esquerda e soma dos produtos parciais, segundo a figura 
abaixo: 
 
 
 
Dica: ​use a instrução for, o operador de deslocamento ( <<) e a operação soma (+) 
 
Exercício 15:​ Tomando como base o programa em C apresentado abaixo: 
 
#include <stdio.h> 
int main() 
{ 
int fat, n; 
printf("Insira um valor para o qual deseja calcular seu fatorial: "); 
scanf("%d", &n); 
fat = 1; 
for(n; n > 1; n = n - 1) 
fat = fat * n; 
printf("\nFatorial calculado: %d", fat); 
getch(); 
return 0; 
} 
 
Desenvolva um circuito com um vetor de entrada de 4 bits e um vetor de saída de 16 bits, 
para calcular o fatorial da entrada, usando uma descrição comportamental em Verilog e 
responda: 
 
a) Quais as modificações que devem ser feitas para adaptar a codificação C acima em 
Verilog ? 
b) Qual o maior valor de entrada possível que o circuito consegue calcular o fatorial? 
 
 
Exercício 17: Uma escola tem sua diretoria constituída pelos seguintes elementos: Diretor, 
Vice-Diretor, Secretário e Tesoureiro. Uma vez por mês essa diretoria se reúne para decidir 
sobre diversos assuntos, sendo que as propostas são aceitas ou não através de votação. 
Devido ao número de elementos da diretoria ser par, o 
sistema adotado é o seguinte: 
 
1) Maioria absoluta – a proposta é aceita ou não se no mínimo três elementos 
são respectivamente a favor ou contra. 
2) Empate – vence o voto dado pelo diretor. 
 
Deseja-se projetar um sistema de votação que acenda uma lâmpada, conforme 
a proposta seja aprovada ou não de acordo com o esquema abaixo: 
 
 
Dessa forma: 
a) Determine as entradas e saídas. 
b) Monte a tabela verdade do sistema. 
c) Obtenha a expressão lógica minimizada. 
d) Desenhe o circuito lógico correspondente . 
e) Modele o circuito em Verilog 
 
 
 
 
OBS: ​Além desta lista estudem bem todos os 
operadores e características da linguagem Verilog 
que vimos em sala e pratiquem. 
 
 
Bons Estudos!