Baixe o app para aproveitar ainda mais
Prévia do material em texto
FACULDADE ANHANGUERA DE CAMPINAS: UNIDADE TAQUARAL RELATÓRIO: RELÓGIO UTILIZANDO TECNOLOGIA FPGA INSTITUIÇÃO FACULDADE ANHANGUERA DE CAMPINAS: UNIDADE TAQUARAL Aluno: Luis Gustavo de Campos Matricula: 3227017308 Thiago R. Rodrigues Matricula: 4473875883 Jonatas Ribeiro Fagundes Matricula: 9911175914 Emerson Henrique Z. Bonache Matricula: 8097873130 Curso: Engenharia Elétrica Campinas 2017 RELATÓRIO: RELÓGIO UTILIZANDO TECNOLOGIA FPGA 7º ENGENHARIA ELÉTRICA Relatório do relógio elaborado em diagrama de blocos e estruturado no sistema Altera de tecnologia FPGA apresentado à Faculdade Anhanguera de Campinas: Unidade Taquaral como requisito parcial do curso de Engenharia Elétrica. Professor: Mauricio Marsariolli Campinas 2017 SUMÁRIO SUMÁRIO ........................................................................................................................................................11 1 INTRODUÇÃO .......................................................................................................................................... 7 2 OBJETIVO................................................................................................................................................. 7 3 DESCRIÇÃO DO PROJETO ......................................................................................................................... 7 4 DIAGRAMA DE BLOCOS ........................................................................................................................... 9 5 DESCRIÇÃO DOS COMPONENTES ............................................................................................................. 9 7 1 INTRODUÇÃO Para atender a requisição do Curso de Engenharia Elétrica da matéria de Sistemas Digitais II,uma das práticas mais interessante, é a montagem de um relógio. Além do apelo visual, o projeto envolve diversos conceitos aprendidos, tais como: osciladores, flip-flops, contadores truncados, integração de blocos de circuitos, decodificadores, etc... 2 OBJETIVO Permitir ao aluno projetar, simular e implementar um relógio digital que marque as horas no formato 00:00 às 23:59hs e com controle de ajuste de horário. O objetivo também inclui o aprendizado de projeto utilizando a tecnologia FPGA juntamente com o kit da Altera. 3 DESCRIÇÃO DO PROJETO Apesar de haver inúmeros circuitos integrados comerciais que implementam a função de um relógio digital completo, por questões didáticas, optou-se por implementar todo o circuito através de portas lógicas básicas e flip-flops utilizando os circuitos integrados 7490. Isto permite uma visão mais clara para os alunos do funcionamento do circuito através dos blocos básicos já aprendidos em sala de aula. 8 Abaixo podemos ver a entrada de clock. Esta entrada deve vir de um gerador de clock com período de 1 minuto. Existem diversos circuitos geradores de clock que podem gerar um trem de pulsos com período 1 minuto. Para o projeto aqui descrito, que não requer muita precisão. OBS: Não esqueça que cada Circuito Integrado deve receber a alimentação elétrica nos seus respectivos pinos Vcc (+) e GND (-). 9 4 DIAGRAMA DE BLOCOS 5 DESCRIÇÃO DOS COMPONENTES CI 7490: O circuito integrado TTL 7490, consiste num contador de década, divisor por 2 e por 5, com saídas BCD. Cada circuito integrado exige uma corrente de 32mA e a máxima frequência de contagem é de 18MHz. CI 74247: Como o próprio nome diz, o 74247 é um circuito integrado que decodifica o sinal recebido pelo 7490 até chegar no display de 7 seguimentos.
Compartilhar