Eletrônica Digital-Univesp20021-Atividade para avaliação - Semana 3

Prévia do material em texto

11/03/2021 Fazer teste: Atividade para avaliação - Semana 3 – ...
https://ava.univesp.br/webapps/assessment/take/launch.jsp?course_assessment_id=_18412_1&course_id=_2070_1&new_attempt=1&content_i… 1/5
Fazer teste: Atividade para avaliação - Semana 3 
Informações do teste
Descrição
Instruções
Várias
tentativas
Este teste permite 3 tentativas. Esta é a tentativa número 2.
Forçar
conclusão
Este teste pode ser salvo e retomado posteriormente.
Suas respostas foram salvas automaticamente.
Atividade para avaliação
1. Para responder a esta atividade, selecione a(s) alternativa(s) que você
considerar correta(s);
2. Após selecionar a resposta correta em todas as questões, vá até o �m da
página e pressione “Enviar teste”.
3. A cada tentativa, as perguntas e alternativas são embaralhadas
Consulte os gabaritos dessa disciplina no menu lateral.
Olá, estudante!
Pronto! Sua atividade já está registrada no AVA.
PERGUNTA 1
A chave bilateral CMOS (porta de transmissão) opera com um
transistor NMOS em paralelo a um transistor PMOS. Assinale a
alternativa correta:
Os dois transistores são colocados em paralelo para garantir que
tanto sinais analógicos positivos quanto negativos possam ser
utilizados. Em especial, quando o sinal de controle está em 1 e a
saída está próxima de 0V o transistor PMOS está operando.
Os dois transistores são colocados em paralelo para que um
deles esteja conduzindo quando o outro não está conduzindo,
assim, permite a passagem do sinal analógico integralmente. Em
especial, quando o sinal de controle está em 1 e a saída está
próxima de 0V o transistor PMOS está operando.
Os dois transistores são colocados em paralelo para que um
deles esteja conduzindo quando o outro não está conduzindo,
assim, permite a passagem do sinal analógico integralmente. Em
especial, quando o sinal de controle está em 1 e a saída está
próxima de 0V o transistor NMOS está operando.
1 pontos   Salva
 Estado de Conclusão da Pergunta:
11/03/2021 Fazer teste: Atividade para avaliação - Semana 3 – ...
https://ava.univesp.br/webapps/assessment/take/launch.jsp?course_assessment_id=_18412_1&course_id=_2070_1&new_attempt=1&content_i… 2/5
Os dois transistores são colocados em paralelo para que haja
maior capacidade de transmissão de corrente. Em especial,
quando o sinal de controle está em 1 e a saída está próxima de
0V o transistor PMOS está operando.
Os dois transistores são colocados em paralelo para que haja
maior capacidade de transmissão de corrente. Em especial,
quando o sinal de controle está em 1 e a saída está próxima de
0V o transistor NMOS está operando.
PERGUNTA 2
Conceitualmente um inversor CMOS é composto por:
um resistor e um transistor, sendo que o transistor de�ne a
estado da porta.
dois transistores, um atuando sempre como chave aberta e
outro sempre como fechada.
duas chaves, ambas abertas simultaneamente.
duas chaves complementares, quando uma está aberta outra
está fechada ou vice-versa.
duas chaves, ambas fechadas simultaneamente.
1 pontos   Salva
PERGUNTA 3
Um certo circuito digital apresentou os sinais de entrada e de saída
como na �gura abaixo. Determine, respectivamente, o tempo de
atraso de 0 para 1 e de 1 para 0.
 
1ns e 2ns
1 pontos   Salva
 Estado de Conclusão da Pergunta:
11/03/2021 Fazer teste: Atividade para avaliação - Semana 3 – ...
https://ava.univesp.br/webapps/assessment/take/launch.jsp?course_assessment_id=_18412_1&course_id=_2070_1&new_attempt=1&content_i… 3/5
2ns e 11ns
2ns e 1ns
11ns e 2ns
1,5ns e 1,5ns
 Verdadeiro
 Falso
PERGUNTA 4
A a�rmação: “Para dispositivos TTL, Vcc é nominalmente +5V. Para
dispositivos CMOS, VDD pode estar situado na faixa que vai de +3V a
+18V” é:
1 pontos   Salva
PERGUNTA 5
Quando se coloca a entrada da porta inversora, apresentada na
Videoaula 3, no nível alto, a tensão Vo na saída será:
0V, pois o transistor Q3 está saturado.
0,3V, se Io for diferente de 0 e o transistor Q3 estiver saturado.
0,3V, se Io for igual a 0 e o transistor Q3 estiver saturado.
0,1V, se Io for igual a 0 e o transistor Q3 estiver saturado.
0,1V, se Io for diferente de 0 e o transistor Q3 estiver saturado.
1 pontos   Salva
 Verdadeiro
F l
PERGUNTA 6
O encapsulamento mostrado na �gura abaixo é um encapsulamento
SOIC de 14 pinos.
 
1 pontos   Salva
 Estado de Conclusão da Pergunta:
11/03/2021 Fazer teste: Atividade para avaliação - Semana 3 – ...
https://ava.univesp.br/webapps/assessment/take/launch.jsp?course_assessment_id=_18412_1&course_id=_2070_1&new_attempt=1&content_i… 4/5
 Falso
PERGUNTA 7
O fan-in de entrada de uma porta lógica determina:
o número de entradas que ela possui.
o número de entradas que podem �car em aberto.
o número de saídas que podem ser acopladas a cada entrada.
o número de saídas que podem ser acopladas a todas as
entradas.
o número de saídas que ela possui.
1 pontos   Salva
PERGUNTA 8
A família ECL exige um cuidado adicional, justamente devido a sua
velocidade, que é o casamento de impedâncias. Com isso, evita-se:
dissipação excessiva de potência.
re�exões que originariam ruídos na tensão de saída.
correntes elevadas na saída.
a saturação dos transistores.
re�exões que originariam ruídos na tensão de entrada.
1 pontos   Salva
PERGUNTA 9
A família BiCMOS (bipolar e CMOS) permite:
rapidez de chaveamento, mas alto consumo de potência.
baixo consumo e simplicidade de fabricação.
rapidez de chaveamento e baixo consumo de potência.
rapidez de chaveamento e simplicidade de fabricação.
baixo consumo de potência, mas lentidão de chaveamento.
1 pontos   Salva
PERGUNTA 10
O primeiro microprocessador foi lançado em 1971, o Intel 4004.
Quantos transistores ele tinha?
100
300
1 pontos   Salva
 Estado de Conclusão da Pergunta:
11/03/2021 Fazer teste: Atividade para avaliação - Semana 3 – ...
https://ava.univesp.br/webapps/assessment/take/launch.jsp?course_assessment_id=_18412_1&course_id=_2070_1&new_attempt=1&content_i… 5/5
Clique em Salvar e Enviar para salvar e enviar. Clique em Salvar todas as respostas para salvar
todas as respostas.
 
300
4
2000
2300
Salvar todas as respostas Fechar janela Salvar e Enviar
 Estado de Conclusão da Pergunta: