Multimídia e Hipermídia Semana 4 nota 10

Prévia do material em texto

29/05/2020 Teste: Atividade para avaliação - Semana 4
https://cursos.univesp.br/courses/2985/quizzes/10160/take 1/4
1 ptsPergunta 1
Se tivermos J = K = 0, então a saída Q se mantém.
Se tivermos J = K = 1, então a saída Q será comutada.
Se tivermos J = 0 e K= 1, então a saída Q será 1.
Se tivermos J = 1 e K = 0, então a saída Q será 1.
Considerando o flip-flop JK (FF-JK) as afirmativas a seguir estão corretas, exceto:
1 ptsPergunta 2
1/2
4
1/4
2
Um contador assíncrono implementado por flip-flops JK é mostrado a seguir:
Indique qual alternativa representa o valor da relação entre a frequência do sinal Q2 e do sinal
de clock:
1 ptsPergunta 3
Intervalo de tempo que precede imediatamente a transição ativa do sinal de relógio, durante a qual a entrada de
controle síncrona tem que ser mantida no nível adequado.
Intervalo de tempo que segue imediatamente após a transição de relógio, durante a qual a entrada de controle
síncrona tem que ser mantida no nível adequado.
Qual alternativa define corretamente o parâmetro de temporização denominado tempo de
setup em um flip-flop?
29/05/2020 Teste: Atividade para avaliação - Semana 4
https://cursos.univesp.br/courses/2985/quizzes/10160/take 2/4
Representa a largura mínima do pulso de relógio.
Intervalo de tempo mínimo necessário para ativação da entrada de controle assíncrona.
1 ptsPergunta 4
Intervalo de tempo que segue imediatamente após a transição de relógio, durante a qual a entrada de controle
síncrona tem que ser mantida no nível adequado.
Intervalo de tempo mínimo necessário para ativação da entrada de controle assíncrona.
Representa o valor do período do sinal de relógio.
Intervalo de tempo que precede imediatamente a transição ativa do sinal de relógio, durante a qual a entrada de
controle síncrona tem que ser mantida no nível adequado.
Qual alternativa define o parâmetro de temporização denominado tempo de hold em um flip-
flop?
1 ptsPergunta 5
Preencha as lacunas corretamente:
O termo contador é usado de modo geral para representar sistemas que contam
eventos. Já o termo máquina de estado costuma ser usado para representar sistemas que
controlam eventos.
No modelo Mealy , os sinais de saída são controlados pelos sinais de entrada do
sistema, bem como pelos estados atuais da rede síncrona. Por sua vez, no modelo
Moore , os sinais de saída são controlados somente pelo estado atual da rede
síncrona.
1 ptsPergunta 6
Assinale a alternativa que indica a diferença entre um flip-flop e uma latch.
29/05/2020 Teste: Atividade para avaliação - Semana 4
https://cursos.univesp.br/courses/2985/quizzes/10160/take 3/4
Um flip-flop é disparado pela borda do sinal de sincronismo, enquanto o latch é disparado pelo nível do sinal de
sincronismo.
Ambos são disparados pelo nível de sinal de sincronismo, mas somente o flip-flop possui sinais de entrada
assíncrona.
Ambos são disparados pela borda do sinal de sincronismo, mas somente o latch possui sinais de entrada
assíncrona.
Um flip-flop é disparado pelo nível do sinal de sincronismo, enquanto o latch é disparado pela borda do sinal de
sincronismo.
1 ptsPergunta 7
11
12
9
10
Assinale a alternativa que indica o menor número possível de bits para um registrador de
estado, considerando uma máquina de estado finito com 711 estados.
1 ptsPergunta 8
1023 estados.
20 estados.
10 estados.
1024 estados.
Quantos estados podem ser representados por um registrador de 10 bits?
1 ptsPergunta 9
Todas as informações listadas referem-se às características de operação dos flip-flops. Todas
as afirmativas estão corretas, exceto:
29/05/2020 Teste: Atividade para avaliação - Semana 4
https://cursos.univesp.br/courses/2985/quizzes/10160/take 4/4
Salvo em 20:20 
Um tempo de atraso de propagação é o intervalo de tempo necessário após a aplicação de um sinal de entrada até
que a mudança de saída resultante ocorra.
A maior taxa na qual um flip-flop pode ser disparado de modo confiável é denominado de: frequência de clock
máximo.
As larguras de pulso mínimo para uma operação confiável do flip-flop são, geralmente, especificadas pelo
fabricante para as entradas de clock e síncronas do elemento.
O tempo de setup é o intervalo de tempo mínimo necessário para os níveis lógicos se manterem estáveis nas
entradas síncronas antes da borda de disparo do pulso de relógio do flip-flop.
1 ptsPergunta 10
uma onda quadrada de 100 Khz.
uma onda quadrada de 200 Khz.
um sinal constante em nível lógico baixo.
um sinal constante em nível lógico alto.
Um flip-flop JK com entrada J = K = 1 e com as entradas assíncronas desabilitadas, tem uma
entrada de relógio de 200 Khz. A saída Q é:
Enviar teste