Aula1e2_101122 (1)

Prévia do material em texto

1
PEL105
Circuitos e Sistemas 
Analógicos
Prof. Dr. Salvador Pinillos Gimenez
3º período (Quartil) de 2022
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
2
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Aula 1: Introdução ao Projeto de Circuitos Integrados Analógicos
Porque sistemas analógicos:
- No início da década de 1980, muitos especialistas predizeram o falecimento dos 
circuitos analógicos, pois os algoritmos de processamento de sinais digitais foram se
tornando mais poderosos facilitando sua implementação em silício com o 
desenvolvimento da tecnologia de Circuitos Integrados. Muitas funções que tinham
tradicionalmente realizadas na forma analógica foram facilmente substituídas pelo 
domínio digital;
- Necessidade de novos sistemas analógicos atualmente:
Processamento de sinais naturais: microfone de alta qualidade capturam o sinal de 
uma orquestra e gera uma tensão onde a amplitude desse sinal pode variar de 
microvolts a centenas de milivolts. A fotocélula em uma câmara de vídeo produz uma
corrente que é tão baixa quanto poucos elétrons por microsegundo. Todos esses sinais 
necessitam de serem convertidos através de um conversor analógico-digital (ADC) de
alta velocidade, precisão e baixa dissipação de potência.
3
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Aula 1: Introdução ao Projeto de Circuitos Integrados Analógicos
- Na prática, muitas vezes os sinais naturais podem ser proibitivos na direção da 
digitalização por CAD (Conversor Analógico Digital). Os sinais são geralmente 
acompanhados por componentes não desejados e fora de banda (interferências). 
Dessa forma, o projeto de amplificadores e filtros de alto desempenho elétrico é 
também tópico de ativa pesquisa atualmente;
Comunicações Digitais: Transmissão de dados binários de alta-velocidade a longas
distâncias (centenas de metros) implica em atenuação e distorção e não mais a 
restauração do sinal digital. A solução pode ser o sistema de multi-níveis (multi-level)
Que necessita de um DAC (digital-analog coversor) na transmissão para produzir 
múltiplos níveis e um ADC (analog-digital conversor) para determinar qual nível foi 
transmitido. O ponto chave aqui é que aumentando o número de níveis relaxa 
os requerimentos de largura de banda enquanto demanda maior precisão nos DAC
e ADC;
4
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Aula 1: Introdução ao Projeto de Circuitos Integrados 
Analógicos
- Eletrônica de Disk Drive: Os dados armazenados magneticamente num disco rígido 
de computador é na forma binária. Entretanto, quando o dado binário é lido por uma
cabeça magnética e convertida para um sinal elétrico, sua amplitude é somente 
alguns milivolts, contendo ruído e distorção. Assim, esse sinal deve ser amplificado, 
filtrado e digitalizado para processamento adicional. O projeto desses blocos 
construtivos requerem alta velocidade (atualmente 500 Mb/s);
-Receptores de Wireless : O sinal pego pela antena do receptor de rádio freqüência 
(RF) exibe uma amplitude de apenas alguns microvolts com freqüência central de 
1 GHz ou mais. Adicionalmente, o sinal é acompanhado por interferências de alta 
freqüência. O receptor deverá amplificar o sinal de baixo nível de tensão com ruído 
mínimo, operar em altas freqüências e sem sinais não desejados. O compromisso 
entre ruído, freqüência de operação, tolerância de interferência, dissipação de 
potência e custo constituem no principal desafio da industria de wireless neste 
momento.
5
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Aula 1: Introdução ao Projeto de Circuitos Integrados 
Analógicos
Receptores Ópticos: Para transmitir dados em alta velocidade em longas distâncias, 
os cabos são geralmente inadequados, pois limitam a largura de banda e geram 
considerável atenuação. Assim, os dados são convertidos em luz através de um diodo 
laser e transmitido sobre uma fibra óptica, no qual exibe uma largura de banda 
extremamente larga e baixíssima perda. No receptor, a luz é convertida numa 
pequena corrente elétrica por um fotodiodo. O receptor deve então processar o sinal 
de nível baixo numa velocidade muito alta, gerando baixo ruído e um projeto de um 
circuito analógico broadband (10 a 40 GHz);
- Sensores: Mecânicos, elétricos e ópticos jogam uma tarefa critica em nossa vidas. 
Por exemplo, as câmaras de vídeo incorporam uma matriz de fotodiodos para 
converter uma imagem em corrente e um sistema ultra-sônico usa uma sensor 
acústico para gerar uma proporcional tensão para a amplitude de uma forma de onda 
ultrasônica. Amplificação, filtragem e conversão A/D são essenciais nestas 
aplicações;
6
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Aula 1: Introdução ao Projeto de Circuitos Integrados 
Analógicos
- Microprocessadores e Memórias: Muitos problemas relativos a distribuição e 
temporização dos dados e dos clocks sobre os CIs grandes de alta velocidade são 
analisados como sinais analógicos. Adicionalmente, não linearidades do sinal, e 
interconexões de potência no CI e efeitos parasitários requerem altos conhecimentos 
em projetos analógicos (Projeto digital de alta velocidade é de fato um projeto 
analógico).
- Os circuitos digitais: implicam em velocidade e dissipação de potência. São 
automaticamente sintetizados e elaborados seus leiautes;
- Enquanto que os circuitos analógicos implicam em velocidade, dissipação de 
potência, ganho, precisão e fonte de tensão. São mais sensíveis a ruído, crosstalking
e outras interferências. Efeitos de segunda ordem nos dispositivos influenciam o 
desempenho dos circuitos analógicos. O projeto geralmente são raramente 
automatizados e sempre requerem o dimensionamento dos dispositivos. Embora a 
grande evolução, o modelamento e a simulação de muitos efeitos em circuitos 
analógicos continuam a trazer dificuldades na interpretação (experiência e intuição do 
projetista) dos resultados de simulações.
7
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Aula 1: Introdução ao Projeto de Circuitos Integrados 
Analógicos
- Uma importante verdade atualmente na indústria de semicondutores é o projeto de 
circuitos analógicos incorporado na tecnologia de ICs usadas pelos fabricantes de 
produtos digitais. 
Porque Integrado ?
-A idéia de alocar múltiplos dispositivos num mesmo substrato foi concebida em 1950. 
Em 40 anos, essa tecnologia vem sendo empregada (Memórias acomodam mais do 
que 1 bilhão de dispositivos e Microprocessadores acomodam mais do que 10 
milhões de dispositivos). Como Gordon Moore (um dos fundadores da Intel) falou nos 
anos 70, o número de transistores por chip dobra aproximadamente a todo ano e 
meio e ao mesmo tempo as dimensões mínimas dos transistores caem de 25 µm em 
1960 a 0.18 µm no ano 2000, resultando numa tremenda melhoria em velocidade 
dos CIs.
8
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Aula 1: Introdução ao Projeto de Circuitos Integrados 
Analógicos
- Dirigido para o mercado de memórias e microprocessadores, a tecnologia de CIs 
também abrange os circuitos integrados levando em consideração a complexidade, 
velocidade e precisão que seria impossível ser alcançado usando implementação 
discreta. CIs analógicos misturados com digitais (mixed analog/digital) contendo mais 
de dez milhões de dispositivos agora rotineiramente aparecem nos produtos de 
consumo. Não se pode mais construir protótipos discretos para predizer o 
comportamento e desempenho de circuitos integrados analógicos.
PorqueCMOS ?
-Patenteado por J. E. Lilienfeld em 1930, bem antes da invenção do Bipolar e se 
tornou possível de ser implementada somente em 1960 através da implementação 
dos transistores nMOSFETs. Foi na metade de 1960 que a tecnologia CMOS 
(pMOSFET e nMOSFET) foi introduzida, iniciando a revolução na industria de 
semicondutores que ganhou rapidamente o mercado digital. CMOS dissipam potência 
somente durante o chaveamento e requerem muitos poucos transistores, dois 
atributos bastante contrastantes aos bipolares e GaAs, além de suas dimensões 
serem reduzidas mais facilmente, resultando num menor custo de fabricação.
9
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Aula 1: Introdução ao Projeto de Circuitos Integrados 
Analógicos
- O próximo passo foi a aplicação da tecnologia CMOS nos projetos analógicos. O 
custo baixo de fabricação aliado à possibilidade de misturar circuitos digitais e 
analógicos numa mesma pastilha de silício melhorou o desempenho geral e reduziu o 
custo de encapsulamento fazendo a tecnologia CMOS muito mais atrativa. Entretanto 
eram bastante mais lentos e mais ruidosos do que os transistores bipolares, limitando 
suas aplicações. A superação veio com a redução de tamanho, aumentando a 
velocidade dos MOSFETs. A velocidade intrínseca dos MOSFETs foi incrementada 
por mais do que 3 ordens de magnitude nos últimos 30 anos, tornando-se comparável 
com a dos transistores Bipolares. Atualmente circuitos CMOS analógicos na escala 
de operação de gigahertz estão agora em produção e por causa da diminuição dos 
dispositivos, a fonte de alimentação dos circuitos também caem (Low Power Low
Voltage).
10
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Aula 1: Física Básica dos Dispositivos MOS
- MOSFET como chave:
Porta (G)
Fonte Dreno
Quando VG é alto Þ Conecta o Dreno à Fonte
Quando VG é baixo Þ Isola o Dreno da Fonte
Questões: 
1- Para que valores de VG faz o dispositivo ligar a 
fonte ao dreno, em outras palavras, qual é a tensão 
de limiar ?
2- Qual é a resistência entre fonte e dreno quando o dispositivo está ligado e 
desligado ? E como esta resistência depende das tensões dos terminais ?
3- Pode-se sempre modelar o caminho entre fonte e dreno por um simples resistor?
4- O que limita a velocidade do transistor ?
Resposta: Através da análise da estrutura e da física desse componente.
11
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Aula 1: Física Básica dos Dispositivos MOS
- A estrutura do MOSFET:
- A ação útil do dispositivo ocorre na região de substrato sob o óxido de porta e é uma 
estrutura simétrica com relação a fonte e ao dreno;
-Lef=Lmasc-2LD=L
-Valores atuais de Lef=0.1 µm e tox=50 A;
- Fonte: fornece os elétrons no caso do nMOSFET e Dreno: coleta os elétrons;
Lef=comprimento efetivo de canal=L
Lmasc=comprimento total do canal
LD=comprimento da difusão lateral
W=largura do canalSubstrato-p
n+
S
G D
Lef
Lmasc
Polisilício
Óxido
LD
W
n+
nMOSFET
12
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Aula 1: Física Básica dos Dispositivos MOS
- A estrutura do nMOSFET:
W
Substrato-p (bulk ou body - B)
n+
S
G
D
Lef
Lmasc
Polisilício
Óxido
LD
n+p+
B
- O substrato influencia nas características do transistor e as junções entre fonte/dreno 
e substrato devem estar reversamente polarizados em operação normal. Se Vdd=3V, 
Vsub,nMOSFET=0V;
13
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
- A estrutura do nMOSFET:
- Se Vdd=3V, Vsub,nMOSFET=0V e Vsub, pMOSFET=3V (para manter as junções pn 
reversamente polarizadas);
B S D S D B
G G
p+ p+ p+n+ n+ n+
Substrato-p
n-well
- Simbologia dos MOSFETs:
S
G
D
B
nMOS
G
D
S
B
pMOS
G
D
S
nMOS
G
D
S
pMOS
G
D
S
G
D
S
nMOS pMOS
14
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
- A Característica I/V do MOSFET:
- Tensão de Limiar (VTH): G
+0,1V
S
+
- VGB S +0,1V
VG
n+ n+
Substrato-p
- +
p+
Quando VG torna-se positivo Þ repele as lacunas e 
consequentemente gera uma região de depleção 
(ausência de portadores móveis, lacunas) Þ sem 
fluxo de corrente pois nenhum portador (elétrons) 
está disponível;
B S +0,1V
VG
n+ n+
Substrato-p
- +
p+ Q Q
Ions Negativos
B S +0,1V
VG
n+ n+
Substrato-p
- +
p+
Cdep
Cox
Quando VG aumenta, também aumenta a largura da 
região de depleção e o potencial na interface óxido 
de porta e silício Þ a estrutura monta dois 
capacitores em série: o capacitor entre a porta e o 
óxido e o capacitor da região de depleção.
15
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
- A Característica I/V do MOSFET:
- Tensão de Limiar (VTH):
Quando o potencial de superfície alcança um valor suficientemente positivo, elétron 
fluem da fonte para a interface e eventualmente para o dreno. Assim, um canal de 
portadores de cargas é formado sob o óxido de porta entre S e D e o transistor é 
ligado (se diz: a interface foi invertida). O valor de VG pelo qual isto ocorre é 
chamado de tensão de limiar,VTH. Se VG é aumentado ainda mais, as cargas na 
região de depleção permanecem relativamente constantes enquanto a densidade de 
cargas do canal continua aumentando, fornecendo uma maior corrente da S para o 
D.
Na realidade, o fenômeno de ligar o transistor é uma função gradual da tensão de 
porta. Na física dos semicondutores, o VTH de um nMOSFET é usualmente definido 
como a tensão de porta para o qual a interface é “mais tipo n que o tipo p do 
substrato” e é definida por:
16
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
ox
dep
FMSTH C
Q
V +F+F= 2
Onde: FMS é a diferença de potencial entre a 
função trabalho da porta de polisilício e o 
substrato de silício;
FF=(kT/q)ln(Nsub/ni), onde q é a carga do elétron, T é a temperatura absoluta, Nsub
é a concentração de dopantes do substrato, é a concentração intrínseca do silício, 
Qdep é a carga na região de depleção e Cox é a capacitância entre a porta e o 
óxido por unidade de área.
B S +0,1V
VG
n+ n+
Substrato-p
- +
p+ ------
Q Q
Elétrons
17
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
- A Característica I/V do MOSFET:
Onde da teoria da junção pn: subFsidep NqQ F= e4 , onde esi é a constante dielétrica do silício.
Na prática a tensão de limiar pode não ser adequada para um projeto de circuitos, 
quando o VTH=0, porque o dispositivo não desliga para VG≥0. Por essa razão, ela é 
ajustada por implantação iônica de dopantes na região de canal durante a fabricação 
do dispositivo. Por exemplo, se uma fina camada de p+ é criada, a tensão de porta 
requerida para depletar esta região aumenta.
B S +0,1V
VG
n+ n+
Substrato-p
- +
p+
p+
O fenômeno de ligar o dispositivo pMOSFET é similar 
ao nMOSFET mas com todas as polarizações 
revertidas.
+++
㊉㊉
S -0,1V
VG
p+ p+
Substrato-n
+ -
lacunas
G
-0,1V
S
+
-
VG
18
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
-Considere uma barra de semicondutor transportando uma corrente I. Se a 
densidade de cargas ao longo da direção da corrente é Qd em Coulomb por metro 
e a velocidade da carga é v metros por segundo, então: 
vQI d .= [C/m].[m/s]=[C/m]=[A] I
VG
Substrato-p
n+
S D
0 L
Polisilício
Óxido
W
n+
nMOSFET
x
----------------------
Qd=WCox(VGS-VTH) Densidade de carga uniforme
na região de canal por unidade de 
comprimento [C/m] 
- A Característica I/V do MOSFET:
19
Centro Universitário da FEI
FundaçãoEducacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
vVxVVWCI THGSoxD ])([ ---= Ev nµ=
onde: µn é a mobilidade dos portadores de carga no canal;
E é o campo elétrico transversal no canal.
dx
xdVxE )()( -=
dx
xdVVxVVWCI nTHGSoxD
)(])([ µ--=
-V(0)=0;
-V(L)=VDS
- A Característica I/V do MOSFET:
VG
Substrato-p
n+
S VD
0
VG
L
VG-VD
Polisilício
Óxido
W
n+
nMOSFET
x
V(x)
Qd(x)=WCox´[VGS-V(x)-VTH]
Densidade de carga gradual
na região de canal por unidade de 
comprimento [C/m] 
+
-VG
Diferença de potencial entre
porta e canal
20
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
)(])([
00
xdVVxVVWCdxI
DSV
V
nTHGSox
L
x
D òò
==
--= µ
- A Característica I/V do MOSFET:
]
2
1)[( 2DSDSTHGSoxnD VVVVL
WCI --= µ
])VV[(
L
WC
2
I
VVV0
V
I
2
THGSox
n
max,D
THGSDS
DS
D
-
µ
=
-=Þ=
¶
¶
Sobretensão
(overdrive voltage)
Razão de aspecto
VGS3
VGS2
VGS1
VGS1-VTH VGS3-VTHVGS2-VTH VDS
ID
Região Triodo
21
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
])[( DSTHGSoxnD VVVL
WCI -» µSe VDS<<(VGS-VTH): Função linear de VDS
)][(
1
THGSoxn
on
VV
L
WC
R
-
=
µ
MOSFET operando como resistor 
controlado pela sobretensão
ID
VDS
VGS3
VGS2
VGS1
Exemplo: Para o circuito abaixo, faça o gráfico do Ron como uma 
função de VG. Assuma µnCox=50 µA/V2, W/L=10 e VTH=0,7V. 
Note que o terminal de fonte está aberto.
G
+1V
S
+
- VG
Solução: Como o terminal de fonte está aberto
ID=0 e VDS=0Þ opera como chave aberta Þ
Ron=∞ Þ Região de triodo profunda
- Se VG< 1+0,7 Þ chave aberta e Ron=∞;
-Se VG > 1+0,7 Þ chave fechada e 
)V7,01V.(10.V/A50
1R
G
2on --µ
= 1,7V VG
Ron
22
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
- Para VDS > VGS-VTH
Qd(x)=WCox´[VGS-V(x)-VTH]
Quando V(x1)=VGS-VTH Þ Qd(x1)=0
Região de saturação
ID VGS3
VGS2
VGS1
VGS1-VTH VGS3-VTHVGS2-VTH
Região Triodo
X
X
X
VDS
n+ n+
VDS1GND
VGS
Estrangulamento (Pinch-off)
x1V(x1)=VGS-VTH=VDS
23
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
- Para VDS > VGS-VTH
Se VDS é fracamente maior que VGS-VTH Þ a camada de inversão para em x ≤ L 
n+ n+
VDS2>VDS1GND
VGS
Estrangulamento (Pinch-off)
x2
V(x2)>VGS-VTH
Quando VDS aumenta ainda mais, o ponto 
para Qd = 0 vai movendo-se na direção da 
fonte. Assim, para algum ponto ao longo do 
canal, VG-inteface óxido-silício não é 
suficiente para suportar a camada de 
inversão. Assim, reexaminando a equação:
)(])([
00
xdVVxVVWCdxI
DSV
V
nTHGSox
L
x
D òò
==
--= µ
Tem-se que o lado esquerdo da equação deverá levar em conta de x=0 a x=L´, onde 
L´ é o ponto onde Qd=0 e o lado direito vai de V(0)=0 a V(x2)=VGS-VTH, que resulta 
em:
2)(
2
1
THGSoxnD VVL
WCI -
¢
= µ Indica que ID independe de VDS para L´» L
24
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
- Para pMOSFET:
2)(
2
1
THGSoxpD VVL
WCI -
¢
-= µ
]
2
1)[( 2DSDSTHGSoxpD VVVVL
WCI ---= µ
O sinal negativo aparece, 
pois estamos assumindo 
que ID flui do dreno para a 
fonte, sendo que as 
lacunas fluem na direção 
reversa.
Desde de que a mobilidade das lacunas são aproximadamente a metade ou um 
quarto da mobilidade dos elétrons, os dispositivos pMOSFETs sofrem de uma 
menor capacidade de corrente elétrica.
Com a aproximação de L»L´, um MOSFET na região de saturação pode ser 
representado como uma fonte de corrente conectado entre a fonte e o dreno, um 
importante componente em circuitos integrados analógicos.
G
S
VG
I1
I1
D
G
VDD
S
VG
D
VDD
I2
I2
25
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Operação na Região de Saturação: MOSFET produz corrente em 
resposta a aplicação de uma sobre-tensão entre porta e fonte, pode-se definir uma 
figura de mérito que indica quão bem um dispositivo converte tensão em corrente. 
Mais especificamente, desde que em processamento de sinais, se trata as mudanças 
em tensão e corrente, define-se a transcondutância gm a figura de mérito como a 
mudança na corrente de dreno dividido pelas mudanças na tensão entre porta e fonte 
e é dada por:
)(
,
THGSoxn
constVGS
D
m VVL
WC
V
Ig
DS
-=÷÷
ø
ö
çç
è
æ
¶
¶
= µ Representa a sensibilidade dodispositivo. Para um gm, uma 
pequena mudança em VGS resulta 
numa grande mudança em ID. Fato 
interessante é que gm na região de 
saturação é igual ao inverso de Ron
na região triodo profunda.
THGS
D
Doxnm VV
I2I
L
WC2g
-
=µ=
Com alguma manipulação matemática:
Exercício: 1- Fazer o gráfico de gm em funão de VGS-VTH com W/L constante;
2- gm=f(ID) com W/L constante;
3- gm=f(VGS-VTH) com ID constante.
26
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
4- Para o arranjo abaixo, faça o gráfico da transcondutância em função de VDS.
Vb +
-
VDS
ID Solução: Com VDS≥Vb-VTH, o transistor está na 
saturação, ID é relativamente constante e de 
Doxnm IL
WC2g µ= ,gm também é constante.
Com VDS<Vb-VTH, o transistor está na região triodo e gm é dado por:
DSoxn
GS
DSDSTHGSoxn
m VL
WC
V
VVVV
L
WC
g µ
µ
=
¶
úû
ù
êë
é --¶
=
]
2
1)[( 2
VDS
gm
Vb-VTH
A transcondutância cai quando o dispositivo entra na 
região triodo. Para amplificação geralmente usamos o 
MOSFET na região de saturação.
27
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
A distinção entre a região de saturação e a triodo pode ser confusa, especialmente 
para dispositivos pMOSFETs. Intuitivamente, pode-se notar que o canal é estrangulado 
se a diferença de potencial entre porta e dreno não é suficiente para criar uma camada 
de inversão, como pode ser visualizado abaixo:
VDSsat³VGS-VTHÞ
VD-VS ³VG-VS-VTH Þ
VG-VD£VTH Þ Pinch-off
Saturação 
nMOSFET:
Margem da região 
triodo nMOSFET:
-
+ - + + -
VTH
Saturação 
pMOSFET:
+
- + - +
-
|VTH|
VD-VG£|VTH| Þ Pinch-off
Margem da região 
triodo pMOSFET:
28
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Efeitos de Segunda Ordem:
-Efeitos de Corpo:
B S=GND VD
VG
n+ n+
Substrato-p
- +
p+
Vb<0
-O que acontece se a tensão do substrato (corpo) de 
um nMOSFET cair abaixo da tensão de fonte ?
Resposta: Desde que as junções de S e D continuam 
reversamente polarizadas, nós imaginamos que o 
dispositivo continua funcionando apropriadamente, 
porém algumas características podem mudar.
Considerando que VS=VD=0 e VG é algo menor que 
VTH a região de depleção é formada sob a porta e 
nenhuma camada de inversão existe. Como VB se 
torna mais negativo, mais lacunas são atraídas para a 
conexão do substrato, deixando uma carga negativa 
maior. 
ox
dep
FMSTH C
Q
V +F+F= 2
Considerando a expressão da tensão de limiar, que 
é função da carga total na região de depleção, 
porque a carga da porta deverá mudar Qd antes da 
camada de inversão é formada. 
Assim, quando VB cai e Qdep aumenta, VTH também aumenta. Isto é chamado de 
efeito de corpo ou efeito da porta de baixo (backgate).
29
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
VG
( )
ox
subsi
ox
dep
FMS0TH
FSBF0THTH
C
Nq2
C
Q
2V
2V2VV
e
=g
+F+F=
f-+fg+=
B S=GND VD
n+ n+
Substrato-p
- +
p+
Vb=0
Q Q
Qd
= coeficiente do efeito de corpo (0,3-0,4 V1/2).
B S=GND VD
n+ n+
Substrato-p
- +
p+
Vb<0
QQ
QQ
Qd
VG
30
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Qd
1,2V +
-
2V
ID
Vx
Ex: Considere a figura, faça o gráfico da corrente de dreno se Vx variar de -¥ a 0. 
Assuma que VTH0=0,6V, g=0,4 V1/2 e2 fF=0,7V.
Solução: Se Vx é suficientemente negativo, a tensão de 
limiar excede 1,2V e o dispositivo está desligado.
( )
V76,41Vx
7,01Vx7,0.4,06,02,1
-=
--+=
( )[ ]20 222
1
FFTHGSoxnD VxVVL
WCI ffgµ ----=
VX1
ID
Vx
Para o efeito de corpo se manifestar, Vsub não pode mudar. Se 
a VS variar em relação ao Vsub, o mesmo fenômeno acontece. 
Esse fenômeno é indesejável e o balanceamento de Nsub e Cox
são realizados para obter melhores valores de g.
. P/ Vx1<Vx<0, ID aumenta:
31
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Modulação do comprimento de canal: Foi observado que o comprimento de canal 
quando invertido, gradualmente decrescia, quando a diferença de potencial entre porta 
e dreno diminuía, devido ao aumento de VDS [L’=L-DL=f(VDS)] e: (1/L’)=1/(L-
DL)=1/[L(1- DL/L)]Þ
DSVL
L
L
L
L
L
l=D
D
+
»
1
'
1
Tem-se na saturação:
)V1()VV(
L
WC
2
1I DS
2
THGSoxnD l+-µ»
Onde l é o coeficiente de modulação do comprimento de 
canal.
VGS1
VGS2
ID
VDS
Esse fenômeno resulta numa inclinação diferente 
de zero na característica ID/VD e assim um ID não 
ideal na saturação. l representa a variação 
relativa no comprimento de canal para um dado 
incremento de VDS.
gm = µnCox
W
L
(VGS −VTH )(1+λVDS ) = 2µnCox
W
L
ID (1+λVDS )
2
THGSoxnD )VV('L
WC
2
1I -µ»
32
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Exemplo: Mantendo todos os outros parâmetros constantes, faça o gráfico de IDxVDS
de um MOSFET para L=L1 e L=2L1.
Solução: 
L
VVV
L
WCI DSTHGSoxnD
1
)1()(
2
1 2
la
lµ +-=
DSVL
L l=D
Nota-se que se o comprimento é dobrado, a inclinação de IDxVDS é 
dividida por quatro pois:
2
1
LLV
I
DS
D ala
¶
¶ L=L1
ID
VDS
L=2L1
Condução na região de sub-limiar: Foi assumido que o MOSFET desliga quando VGS
cai abaixo de VTH. Na realidade, para VGS » VTH, uma inversão fraca ainda existe e 
algum fluxo de corrente flui através do D para a S. Para VGS < VTH, ID é finito e exibe 
uma dependência exponencial com VGS (condução de sub-limiar), e aparece para um 
VDS a partir de 200 mV.
sendo
L=L1Þ 1/L12
L=2L1 Þ1/(2L1)2
(1/L1)/(1/4L12)=4 (a inclinação do L1 é 4x maior
que a inclinação do 2L1).
33
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
T
GS
D V
VII
z
exp0=
onde z > 1 e é um fator de não linearidade. 
O dispositivo opera em inversão fraca. 
Com valores típicos de z (=1,4), em temperatura ambiente, 
VGS decrescendo por aproximadamente 80 mV, ID
decrescerá um década.relação similar ao do
Bipolar
log ID
VGSExponencial
Lei quadrática
1 década
80 mV
T
D
GS
T
GS
GS
D
m V
I
V
V
VI
V
Ig
z
z
=
¶
÷÷
ø
ö
çç
è
æ
¶
=
¶
¶
=
exp0
Sugere o uso de MOSFETs no regime de 
sub-limiar quando se deseja alcançar 
altos ganhos de tensão. Para dispositivos 
grandes ou corrente de dreno baixa, a 
velocidade dos circuitos na região de sub-
limiar é severamente afetada.
Limitações de tensão: Para tensões de porta e fonte altas, o 
óxido de porta rompe-se irreversivelmente, destruindo o 
dispositivo. 
34
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Efeitos de Punchthrough: Em dispositivos de canal curto, uma excessiva tensão 
entre dreno e fonte, aumenta a região de depleção sobre a região de dreno que acaba 
tocando a região de fonte, criando uma corrente de dreno muito grande.
Modelos de Dispostivos MOSFET
L
W
Contatos
Área do canal
Leiaute de um 
nMOSFET
35
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Ex: Desenhe o leiaute do circuito abaixo:
N
B
C
A
E
F
E
C
N
F
M1
M2
M3
M1
M2
M3 M1
M2
M3
E
C
N
A
B
F
36
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Capacitâncias do Dispositivo MOSFET: Em muitos circuitos analógicos, as 
capacitâncias associadas com o dispositivo devem ser levadas em conta para predizer 
o comportamento AC. Espera-se que existam capacitâncias entre todos os dois 
terminais dos quatro que existem no dispositivo. Essas capacitâncias dependem dos 
níveis de polarização do transistor. 
G
S
D
B
CGD
CGS
CDB
CSB
CGB
n+ n+
Substrato-p
C3 C4
C2
C5 C6
C1
n+
Cj
Cjsw
C1=WLCox
F
subsiNqWLC
f
e
42
=
C3=C4»WLDCox=Cov
C5=C6=Cj+Cjsw
Cj (F/m2) e CjSW(F/m)
Cj=Cj0/[1+VR/FB]m, VR tensão reversa
FB potencial de contato ou interno
VR = tensão reversa sobre a junção
0,3 £ m £ 0,4
camada de depleção
camada de inversão
LD
37
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Exemplo: Calcule as capacitâncias de junção de fonte e dreno das estruturas abaixo:
E
W
W/2
Dreno
Fonte
(a) (b)
Folded structure
(estrutura cruzada)
G
S D
G
S D
G
S D
EE
38
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
(a) CDB=CSB=WECj+2(W+E)Cjsw
(b) CDB=WECj/2+2(W/2+E)Cjsw
CSB=2[WECj/2+2(W/2+E)Cjsw]=
=WECj+2(W+2E)Cjsw]
CDB(a) >> CDB(b) e CSB(a) » CSB(b)
A estrutura da figura (b) apresenta uma capacitância 
de dreno substancialmente menor que do (a), para 
uma mesma razão W/L [(b) melhor para resposta em 
freqüência].
Variação de CGS e CGD em função de VGS
Se o dispositivo está desligado Þ
- CGD =CGS=CoxW;
- CGB é a associação série da capacitância de óxido de porta e a capacitância da região 
de depleção: CGB=(WLCox)Cd/(WLCox+Cd);
-CSB e CDB são funções das tensões entre fonte e dreno com relação ao substrato:
- Na região Triodo: VS»VD Þ CGD=CGS=WLCox/2 (dividida igualmente entre dreno e 
fonte) + WCov;
- Na região de Saturação: CGD=WCov. A diferença de potencial entre a porta e o canal 
varia de VGS a VGS-VTH no ponto de estrangulamento, resultando um campo elétrico 
vertical não uniforme no óxido de porta ao longo do canal e demonstra-se que 
CGS=2WLeffCox/3+WCov.
39
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
O comportamento de CGD e CGS nas diferentes regiões de operação é:
G
VD
S
+
- VG
VGS
VTH VD+VTH
WCov
CGS
CGD
Saturação
Triodo
Cortado
2WLCox/3+WCov
WLeffCox/2+WCov
A capacitância entre porta e substrato é geralmente desprezada nas regiões triodo 
e saturação porque a camada de inversão atua como uma “blindagem/escudo” entre 
a porta e o substrato. Em outras palavras, se a tensão de porta varia, a carga é 
fornecida pela fonte e o dreno ao invés do substrato.
40
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Exemplo: Esboçar a capacitância de M1 do circuito abaixo quando Vx varia de 0 a 3 
V. Assuma que VTH =0.6 V e l= g=0.
Solução: 
Para Vx=0 => VDS £ VGS-VTH => 
1 £ 2 - 0.6 = 1,4 => Região Triodo
=> CEN=CEF=WLCox/2+WCov e CFB é máximo (não há diferença de 
potencial reversa aplicada a junção) e o valor de CNB é independente 
de Vx (VN fixa em 1 V).
Quando Vx excede a 1 V, fonte e dreno são trocados e 
eventualmente tirando M1 da região de triodo (saturação) 
Vx= VDS £ VGS-VTH = 2-0,6=1,4 V.
2 V
+
-
+ 1 V
Vx
M1
N
E
F
2 V +
-
Vx
+ 1 V
F
NE
2WLCox/3+WCov
WCov
WLeffCox/2+WCov
CEN
CEF
Vx1,4
Vx
CNB
CFBa[1/ ÖVR]
1,0
41
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Modelo de Pequenos sinais do MOSFET para baixas freqüências: é uma 
aproximação do modelo de grandes sinais ao longo do ponto de operação quando 
a perturbação na polarização é pequena. Desde que na maioria dos circuitos 
analógicos, os transistores são polarizados na região de saturação, o modelo será 
derivado da equação da corrente na região de saturação. Para transistores 
operando como chaves (deforma digital), um resistor junto com suas 
capacitâncias, servem como um modelo de pequenos sinais aproximado.
G D
gmVGS
+
-
VGS
S
G D
gmVGS
+
-
VGS
S
aVDS
G D
gmVGS
+
-
VGS
S
r0
G D
gmVGS
+
-
VGS
S
r0
VB
+
-
VBS
gmbVBS
r0=1/(∂IDS/ ∂VDS)=1/lIDS
gmb=∂IDS/ ∂VBS=
µCox(W/L)(VGS-VTH)(-∂VTH/ ∂VBS)=>
∂VTH/ ∂VSB=(-g/2)(2fF+ VBS)(-1/2)=>
gmb=gmg/[2(2fF+ VBS)(-1/2) ]=hgm
O efeito de corpo influencia menos 
quando VSB aumenta.
42
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
DG
gmVGS
+
-
VGS
S
r0
B
+
-
VBS
gmbVBS
CGB CSB
CGB
CDB
Modelo completo de pequenos sinais do MOS
Exemplo: Esboce gm e gmb do transistor M1 da figura abaixo em função da corrente de 
polarização I1.
+
-
X
M1
I1
VDD
Solução: Sendo 
12)1)(( IIL
WCVVV
L
WCg DoxnDSTHGSoxnm aµlµ =+-=
A dependência de 
gmb (hgm) com 
relação a I1 é menos 
significativa. Quando 
I1 aumenta, Vx e VSB
decrescem. 
gm
gmb
I1
43
Centro Universitário da FEI
Fundação Educacional Inaciana Pe. Sabóia de 
Medeiros
IED
Integrated Electronics Devices
Dispositivos nMOS versus pMOS: na maioria das tecnologias CMOS, pMOSFETs são 
inferiores aos nMOSFETs. Por exemplo, devido a baixa mobilidade das lacunas, 
µpCox»0,25 µnCox em processos modernos, fornecendo corrente e transcondutância 
menores. Além disso, para uma dada dimensão e uma corrente de polarização, 
nMOSFET exibe uma maior resistência de saída, fornecendo fontes de corrente mais 
ideais e ganhos maiores em amplificadores. Por essas razões, se prefere usar 
nMOSFETs ao invés de pMOSFETs, sempre quando possível.
Dispositivos de canal longo versus canal curto: até agora foi usado um modelo 
muito simples para mostrar o funcionamento dos MOSFETs. A maioria do tratamento 
dado é valido para dispositivos de canal longo (4 µm). Muitas das definições dadas até 
agora devem ser revisadas para dispositivos de canal curto. Atualmente para simular 
dispositivos de canal curto é necessário modelos melhores que o nível 1 dado aqui.