Transistor FET

Prévia do material em texto

FACULDADE DE TECNOLOGIA E CIÊNCIAS EXATAS 
 
CURSO DE ENGENHARIA ELÉTRICA 
 
 
LABORATÓRIO INTEGRADO II 
 
 
 
 
Título da Experiência: 
Amplificador JFET 
 
 
 
 
 
 
 
 
 
 
 
 
Prof. Gediael 
 
 
 
USJT – FTCE – Laboratório Integrado I 
 1 
OBJETIVOS: 
 
- Utilizar as curvas características do Transistor FET. 
- Polarizar um FET de junção. 
- Analisar o Modelo Estático e de Pequenas Variações. 
 
INTRODUÇÃO TEÓRICA: 
 
 Um Transistor de Efeito de Campo de junção (JFET), é um bloco de Silício 
com impurezas tipo N (no caso de canal N) ou tipo P (canal P) e dois terminais, 
conforme a figura 1 abaixo: 
 
 
 Figura 1 
 
 O terminal no qual a corrente é injetada chama-se FONTE (Source-S); o 
outro terminal é o DRENO (Drain-D), sendo que ele recolhe os portadores 
fornecidos no terminal S. 
 Percebe-se que na estrutura descrita acima, a corrente entre Fonte e Dreno 
só seria limitada pela resistência do material semicondutor. 
 Para se ter um controle sobre esta corrente, são acrescentados os 
terminais dos Gates. Estes são constituídos por duas regiões tipo P, difundidas no 
semicondutor original.Desta maneira tem-se duas junções P-N entre os Gates e o 
semicondutor. A porção do semicondutor tipo N, que fica entre as regiões P, 
chama-se CANAL. 
 Aplicando-se tensão reversa a essas junções (P-N), aparecem regiões de 
depleção em torno das regiões P e ao aumentarmos a polarização reversa, as 
regiões de depleção avançam no canal do FET, aumentando assim a resistência 
do dispositivo e é desta forma que controlamos a corrente entre “D” e “S” no JFET, 
conforme podemos observar na figura 2. 
 
 
 Figura 2 
 
 Conforme foi dito, quanto mais se aumenta a polarização reversa das 
junções P-N, mais a depleção se aprofunda no canal e com maior intensidade nas 
regiões próximas ao dreno. Desta forma consideramos que num certo momento, 
as regiões de depleção se encontrarão, assim, a partir deste ponto, um aumento 
de VDS, apenas prolonga a região de carga espacial em direção ao terminal do 
Dreno. Nesta situação, a resistência do canal aumenta muito, impedindo o 
USJT – FTCE – Laboratório Integrado I 
 2 
aumento da corrente (saturação). A tensão VDS que produz esta limitação, chama-
se tensão de estrangulamento (Pinch off) e indicaremos por Vt , cujo gráfico 
podemos ver na figura 3, na condição de VGS = 0. Para VDS << Vt , ID é linear em 
função de VDS . 
 
 
 Figura 3 
 
 Aplicando-se outros valores entre gate e fonte (VDS < 0) o estrangulamento 
do canal vai ocorrer antes, pois VGS aumentará as regiões de depleção. A figura 4 
nos mostra tal situação. 
 
 
 Figura 4 
 
 Normalmente em amplificadores os FET´s são polarizados para trabalhar 
na região de saturação (ID = constante). Na figura 5 apresentamos as curvas de 
saída do FET (ID x VDS ) e de transferência (ID x VGS ). 
 
 
 Figura 5 
USJT – FTCE – Laboratório Integrado I 
 3 
 A expressão que fornece ID= f(VGS), representada pela curva de 
transferência é: 
 
 
2)1(
t
GS
DSSD V
V
II −= 
 
 Esta é uma aproximação que dá valores bem próximos do que se verifica 
na prática. IDSS e Vt variam de acordo com a temperatura, bem como existem 
variações entre cada FET. Por esta razão a curva de transferência pode aparecer 
com seus valores máximos, mínimos e típicos. 
 
 Ao utilizarmos o JFET como amplificador, injetaremos um sinal alternado no 
gate e utilizaremos a maneira mais simples de polarizar que é o circuito de “auto-
polarização”, mostrado na figura 6. 
 
 
 Figura 6 
 
 O valor de RG deve ser suficientemente alto para compatibilizar com a 
impedância de entrada do circuito, sendo determinada por RG e desta forma: 
 
 DGGS IRV *−= 
 
 Então nas curvas características de transferência, podemos representar a 
equação acima, que é a equação de uma reta, e desta forma determinaremos o 
ponto de repouso do circuito (IDQ x VDSQ). A seguir escolhe-se o valor de IDQ nas 
curvas de saída, como podemos ver na figura 7, bem como VGSQ. 
 
 
 Figura 7 
 
USJT – FTCE – Laboratório Integrado I 
 4 
 Quando se quer estabilizar o ponto quiescente, a corrente IDQ deverá se 
situar entre dois valores (máximo e mínimo), previamente estabelecidos, quando 
levarmos em conta a dispersão das características. Nesta situação analisando as 
curvas teríamos o resultado da figura 8. Desta forma obteremos a seguinte 
equação: 
 DSGSGG IRVV *+= 
 
 
Figura 8 
 
 Observe que agora, para se determinar IDQ, a reta cuja inclinação é RS, 
deverá ser traçada entre os pontos A e B, para respeitar as limitações impostas 
para ID no caso da figura. 
 Neste caso, ao resistor RG deveremos acrescentar uma fonte de tensão 
igual a VGG , conforme mostra o circuito da figura 9a e seu equivalente figura 9b. 
 
 
 Figura 9a Figura 9b 
 
Onde tiramos as seguintes relações: 
 
 
21
2*
RR
RVV DDGG
+
= 
21
21 *
RR
RR
RG
+
= DDSDSDD IRRVV *)( ++= 
 
 
 
 
 
 
USJT – FTCE – Laboratório Integrado I 
 5 
MATERIAL UTILIZADO: 
 
- Resistores: Calcular 
- Capacitor : 22µF(2), 100µF 
- JFET BF 245C 
- Protoboard 
- Fonte de Alimentação 0-30V 
- Multímetro Digital 
- Osciloscópio 
- Jumpers 
- Cabos de Ligação: 2 P(40cm), 2V(40cm) 
 
PROCEDIMENTO EXPERIMENTAL: 
 
1. Calcule a polarização do FET BF245C, para o circuito da figura 10, sendo 
dados: VDD = 20V, VDsQ = 10V, RG =100kΩ, RL = 1,5kΩ e IDmin = 4mA e IDmax = 
6mA. 
 
 
 Figura 10 
 
2. Com os valores calculados, monte o circuito e meça IDQ e VDSQ . 
3. Meça o ganho amplificador e a impedância de entrada. 
4. Determine a excursão máxima. Observe a anote a distorção. 
 
 
RELATÓRIO: 
 
1. Relate todas as medidas feitas bem como os resultados. 
2. Trace as retas de carga CA e CC e compare a excursão máxima de sinal 
na carga tirada das curvas com a medida do item 4 da parte experimental. 
3. Pesquise se o FET pode ser usado como resistor variável, controlado por 
tensão. 
 
 
 
 
 
 
USJT – FTCE – Laboratório Integrado I 
 6 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
USJT – FTCE – Laboratório Integrado I 
 7