Slides-Cap6

Prévia do material em texto

*
Capítulo 6
Circuitos Seqüenciais
Multivibradores biestáveis (flip-flops)
FF assíncronos e síncronos
FF chaveados por nível e borda
FF RS
FF JK
FF JK mestre-escravo
FF tipo T
FF tipo D
Contadores assíncronos
Contadores síncronos
*
Circuitos Seqüenciais
Já estudado:
Circuitos combinacionais: cada combinação de entrada tem sempre a mesma saída.
Agora, saída depende de:
Combinação de entradas
Estado anterior das saídas
Efeito: memória
Aplicações:
Contadores
Registradores de deslocamento Transformação de dados paralelos em seriais e vice-versa
*
Como é possível?
Realimentação
Saídas conectadas às entradas
Tempo de propagação ou retardo
*
Nomenclatura
Saídas funcionam como:
Entradas (estado presente): Qa (Q anterior)
Saídas (estado futuro): Qf (Q final)
Duas saídas:
Idealmente: Q e Q
Na realidade:
Há Q = Q
Erro lógico, raramente utilizado
*
FF RS Assíncrono
Instante 1:	as saídas estão estáveis, em um estado válido
Instante 2 (t):	ocorre mudança nas entradas (R e/ou S)
Instante 3 (t+t):	a saída “percebe” a mudança na entrada e muda em função dela.
Instante 4 (t+t):	a entrada “recebe” a mudança na saída (estão em curto, não há atraso)
Instante 5 (t+2.t):	a saída “percebe” a nova mudança na entrada e muda em função dela.
*
Análise passo a passo
Verificar as 8 condições possíveis
Checar até atingir condição estável
*
Resumindo e Generalizando
Entradas não codificadas
Saídas codificadas
Erro lógico: “corrida” R x S, já que nunca mudam ao mesmo tempo 
*
Coerência de Nomenclatura
*
FF RS síncrono
Clock = sincronismo
Clock = 0  A = B = 1  Qf = Qa
Desvantagem: assíncrono enquanto Clock = 1 (FF chaveado por nível de clock)
*
Solução
Diminuição do pulso de clock
Limite: “bordas” Transição do clock:
*
Flip-flop JK, por nível
http://www.cic.unb.br/docentes/jacobi/ensino/circuitos/Sequencial/sequencial.htm#sld16
*
http://www.cic.unb.br/docentes/jacobi/ensino/circuitos/Sequencial/sequencial.htm#sld16
Como controlar a possibilidade de oscilação?
 J e K devem permanecer em 1 apenas o tempo necessário para inverter uma vez as saídas -> depende do atraso das portas 
Solução: usar latch controlado por relógio ou sinal de carga (mestre-escravo) 
*
FF JK mestre-escravo
Mais complexo
Elimina estado indeterminado
Chaveado por borda
Chaveado por borda de descida
Flip-flop preferido, por ter comportamento sempre previsível.
*
FF derivados do JK
Tipo D
D = J = K
D = 1 “set” na saída Q
D = 0 “reset” na saída Q
T (toggle):
J = K = 1
Saída Q muda de estado a cada pulso do clock.
*
Entradas Preset e Clear
Entradas assíncronas (independentes do Clock)
Mudam a saída a qualquer momento
Preset: Q = 1
Clear: Q = 0
Ativo em 0 ou 1
*
Contadores
Assíncronos x Síncrono
Diversos clocks X Clock único
Crescente x Decrescente
Módulo X
X dígitos contados
Exemplo: módulo 8 conta de 0 a 7
Número de Flip-flops
Cálculo como linhas da tabela verdade
Códigos
Nossos exemplos: binário
Realidade: qualquer código
*
Contador assíncrono, módulo 8
Clock
Q0
Q1
Q2
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
2
3
4
5
6
7
0
0
1
2
3
4
5
6
7
Diagrama de estados
*
Contador assíncrono, módulo 6
Clock
Q0
Q1
Q2
0
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1
0
1
0
0
0
1
0
0
0
1
2
3
4
5
0
1
2
0
1
2
3
4
5
6
7
Diagrama de estados
*
Contador Síncrono
E0
CK0
S0
E1
CK1
S1
En
CKn
Sn
Circuito Combinacional
Clock
*
Exemplo: módulo 5 com FF D
D2=Q1.Q0
D1=Q1⊕Q0
*
Análise dos estados secundários
D2=Q1.Q0
D1=Q1⊕Q0
D0=Q2.Q0
0
1
2
3
4
5
6
7
101
110
111
Q2 Q1 Q0
0
1
0
0
1
0
1
0
0
= 2
= 2
= 4
*
Tabela auxiliar FF JK MS
*
Exemplo: módulo 5 com FF JK MS
J2=Q1.Q0
J1=Q0
J0=Q2
K2=1
K1=Q0
K0=1
0
1
2
3
4
5
6
7
*
Exercícios
Para todos os projetos a seguir, desenhe o diagrama de estados completo. 
Projete o contador de década assíncrono crescente. 
Projete o contador de década assíncrono decrescente. 
Projete o contador módulo 12 síncrono crescente, usando:
FF tipo D
FF tipo JK MS
FF tipo T
Projete os contadores que implementam as seqüências apresentadas ao lado. Verifique que tipo de Flip-flop geraria a solução que usaria menor número de portas lógicas de 2 entradas, em cada projeto. Complete os diagramas de estados.
Estruture o projeto de um relógio digital que conta horas (0 a 24) e minutos. A hora deve ser visualizada através de displays de 7 segmentos. Podem ser usados conversores BCD – Display de 7 segmentos já prontos.
2
5
9
7
3
11
8
14
6
5
3
6
1
2