Sistemas Digitais (REFAZER

Prévia do material em texto

(
Sistemas Digitais 
- CT
)
 (
Data:
 
/ / 201_
.
) (
Aluno(
a):
)
 (
Avaliação Prática
)
 (
NOTA:
)
INSTRUÇÕES:
· Esta Avaliação contém 10(dez) questões, totalizando 10 (dez) pontos;
· Baixe o arquivo disponível com a Atividade de Pesquisa;
· Você deve preencher dos dados no Cabeçalho para sua identificação:
· Nome / Data de entrega.
· As respostas devem ser digitadas abaixo de cada pergunta;
· Ao terminar grave o arquivo com o nome Atividade Prática;
· Envio o arquivo pelo sistema no local indicado;
· Em caso de dúvidas consulte o seu Tutor.
1 - Se duas formas de onda, A e B, são aplicadas nas entradas de uma porta AND conforme mostrado na figura abaixo, qual é a forma de onda de saída resultante?
 R: 
2 - Projete um circuito lógico para implementar a operação especificada na tabela verdade mostrada na imagem abaixo:
3 - Determine a forma de onda fout para o circuito dado na imagem abaixo quando uma onda quadrada de 8 kHz for aplicada na entrada de clock do flip-flop A.
4 - A Figura abaixo mostra um temporizador 555 configurado no modo (oscilador). 
Determine a frequência de saída e o ciclo de trabalho.
Fout= 5,659 KHz
Ciclo de trabalho = 59,4%
5 - São realizadas medidas de frequência no contador truncado mostrado na imagem abaixo conforme indicado. Determine se o contador está funcionando corretamente e, em caso negativo, determine o defeito.
f4 = 10 MHz/32.064
F4 = 311,88 Hz 
Módulo = fin/ fout = 10 MHz	/ 637,76 Hz
Módulo = 15.680
contagem presetada = módulo completo – módulo truncado
contagem presetada = 65.536 – 15.5680
 contagem presetada = 49.856
contagem presetada = C2C016
o contador está sendo presetado com C2C016, em vez de 82C016, cada vez que recicla.
Os contadores 1, 2 e 3 estão sendo presetados corretamente, porém o contador 4 não. Como C16 = 11002, a entrada D2 para o contador 4 está em nível ALTO quando deveria ser nível BAIXO. Isso é causado mais provavelmente por uma entrada aberta.
6 - Mostre os estados do registrador de 5 bits mostrado na imagem abaixo para as formas de onda de entrada de dados especificada e do clock. 
Considere que o registrador esteja inicialmente zerado (todos os bits em nível 0).
7 - O conteúdo hexadecimal do registrador CS e do IP são mostrados na imagem abaixo. Determine o endereço físico da próxima instrução na memória.
8 - Um ALM em um FPGA Stratix II é configurado no modo LUT estendida, como mostra a imagem abaixo. Para as saídas da LUT específica mostrada, determine a saída de soma de produtos final.
9 - Determine as saídas A = B, A > B e A < B para os números de entradas mostrados no comparador visto na imagem abaixo.
	A1
	A0
	B1
	B0
	A>B
	A=B
	A<B
	0
	1
	1
	0
	0
	0
	1
	1
	1
	0
	0
	1
	0
	0
	
	
	
	
	
	
	
10 - Determine as margens de ruído dos níveis ALTO e BAIXO para CMOS e TTL usando as informações dadas nas imagens abaixo.
 (
Acionamentos Eletrônicos - ELT
)
 (
Eletrônica Digital - ELE/ELT
)